常见电磁兼容@@(EMC)问题及解决办法@@

一般电子@@产品都最容易出的@@问题有@@@@:RE--辐射@@,CE--传导@@,ESD--静电@@。

通讯类电子@@产品不光包括以上@@三项@@:RE,CE,ESD,还有@@@@Surge--浪涌@@(雷击@@,打雷@@)

医疗器械最容易出现的@@问题是@@:ESD--静电@@,EFT--瞬态脉冲抗干扰@@,CS--传导@@抗干扰@@,RS--辐射@@抗干扰@@。

针对@@于北方干燥地区@@,产品的@@@@ESD--静电@@要求要很高@@。

针对@@于像四川和一些西南多雷地区@@,EFT防雷要求要很高@@。

如何提高@@电子@@产品的@@@@抗干扰能力和电磁兼容性@@:

1、 下面的@@一些系统要特别注意抗电磁干扰@@:
(1) 微控制器时@@钟@@频率特别高@@,总线@@@@周期特别快的@@系统@@。

(2) 系统含有@@大功率@@,大电流驱动电路@@,如产生火花的@@继电器@@,大电流开关等@@。

(3) 含微弱模拟信号电路以及高精度@@A/D变换电路的@@系统@@。

2、 为@@增加系统的@@抗电磁干扰能力采取@@如下措施@@:
(1) 选用频率低的@@微控制器@@

选用外时@@钟@@频率低的@@微控制器可以有@@效降低噪声@@和提高@@系统的@@抗干扰能力@@。同样频率的@@方波和正弦波@@,方波中的@@高频成份@@比正弦波多得多@@。虽然方波的@@高频成份@@的@@波的@@幅度@@,比基波小@@,但频率越高越容易发射出成为@@噪声@@源@@,微控制器产生的@@最有@@影响的@@高频噪声@@大约是时@@钟@@频率的@@@@3倍@@。

(2) 减小信号传输中的@@畸变@@

微控制器主要采用高速@@@@CMOS技术@@制造@@。信号输入端@@静态输入电流在@@@@1mA左右@@,输入电容@@@@10PF左右@@,输入阻抗相当@@高@@,高速@@CMOS电路的@@输出端@@都有@@相当@@的@@@@ 带载能力@@,即@@相当@@大的@@输出值@@,将一个@@门的@@输出端@@通过一段很长线@@引到@@输入阻抗相当@@高@@的@@输入端@@@@,反射问题就很严重@@,它会引起信号畸变@@,增加系统噪声@@@@。当@@ Tpd>Tr时@@,就成了一个@@传输线@@问题@@,必须考虑信号反射@@,阻抗匹配等问题@@。

信号在@@@@印制板上的@@延迟@@时@@间与引线@@的@@特性阻抗有@@关@@@@,即@@与印制线@@路板材料的@@介电常数有@@关@@@@。可以粗略地认为@@@@,信号在@@@@印制板引线@@的@@传输速度@@,约为@@光速的@@@@1/3到@@1/2之间@@。微控制器构成的@@系统中常用逻辑电话@@188足彩外围@@app 的@@Tr(标准延迟时@@间@@)为@@3到@@18ns之间@@。

在@@印制线@@路板上@@,信号通过一个@@@@7W的@@电阻@@和一段@@25cm长的@@引线@@@@,线@@上延迟时@@间大致在@@@@4~20ns之间@@。也就是说@@,信号在@@@@印刷线@@路上的@@引线@@越短越好@@@@,最长不宜超过@@25cm。而且过孔@@数目也应尽量少@@,最好@@不多于@@2个@@。

当@@信号的@@上升时@@间快于信号延迟时@@间@@,就要按照快电子@@学处理@@。此时@@要考虑传输线@@的@@阻抗匹配@@,对@@于一块印刷线@@路板上@@的@@集成块之间@@的@@信号传输@@,要避免出现@@Td>Trd的@@情况@@,印刷线@@路板越大系统的@@速度就越不能太快@@。

用以下结论归纳印刷线@@路板设计的@@一个@@规则@@:

信号在@@@@印刷板上传输@@,其延迟时@@间不应大于所用器件的@@标称延迟时@@间@@。

(3) 减小信号线@@间的@@交叉干扰@@

A 点@@一个@@上升时@@间为@@@@Tr的@@阶跃信号通过引线@@@@AB传向@@B端@@。信号在@@@@AB线@@上的@@延迟@@时@@间是@@Td。在@@D点@@,由于@@A点@@信号的@@@@向前传输@@,到@@达@@B点@@后的@@信号反射和@@AB线@@ 的@@延迟@@,Td时@@间以后会感应出一个@@宽度为@@@@Tr的@@页脉冲信号@@。在@@C点@@,由于@@AB上信号的@@传输与反射@@,会感应出一个@@宽度为@@信号在@@@@@@AB线@@上的@@延迟@@时@@间的@@两倍@@@@,即@@ 2Td的@@正脉冲信号@@。这就是信号间的@@交叉干扰@@。干扰信号的@@强度与@@C点@@信号的@@@@di/at有@@关@@,与线@@间距离有@@关@@@@。当@@两信号线@@不是很长时@@@@,AB上看到@@的@@实际是两@@ 个@@脉冲的@@迭加@@。

CMOS工艺制造的@@微控制由输入阻抗高@@,噪声@@高@@,噪声@@容限也很高@@,数字电路是迭加@@100~200mv噪声@@并不影响其工作@@。 若@@图中@@AB线@@是一模拟信号@@,这种干扰就变为@@不能容忍@@。如印刷线@@路板为@@四层板@@,其中有@@一层是大面积的@@地@@,或@@双面板@@,信号线@@的@@反面是大面积的@@地时@@@@,这种信号间@@ 的@@交叉干扰就会变小@@。原因是@@,大面积的@@地减小了信号线@@的@@特性阻抗@@,信号在@@@@D端@@的@@反射大为@@减小@@。特性阻抗与信号线@@到@@@@地间的@@介质的@@介电常数的@@平方成反比@@,与介@@ 质厚度的@@自然对@@数成正比@@。若@@AB线@@为@@一模拟信号@@,要避免数字电路信号线@@@@CD对@@AB的@@干扰@@,AB线@@下方要有@@大面积的@@地@@,AB线@@到@@@@CD线@@的@@距离要大于@@AB线@@与@@ 地距离的@@@@2~3倍@@。可用局部屏蔽地@@,在@@有@@引结的@@一面引线@@左右@@两侧布以地线@@@@@@。

(4) 减小来自电源的@@噪声@@@@

电源在@@向系统提供能源的@@同时@@@@,也将其噪声@@加到@@所供电的@@电源上@@。电路中微控制器的@@复位线@@@@,中断线@@@@,以及其它一些控制线@@最容易受外界噪声@@的@@干扰@@@@。电网@@上的@@强干扰通过电源进入电路@@,即@@使电池供电的@@系统@@,电池本身也有@@高频噪声@@@@。模拟电路中的@@模拟信号更经受不住来自电源的@@干扰@@@@。

(5) 注意印刷线@@板与元器件的@@高频特性@@

在@@ 高频情况下@@,印刷线@@路板上@@的@@引线@@@@,过孔@@,电阻@@、电容@@、接插件的@@分布电感@@@@与电容@@等不可忽略@@。电容@@的@@分布电感@@@@不可忽略@@,电感的@@分布电容@@不可忽略@@。电阻@@产生对@@高@@ 频信号的@@反射@@,引线@@的@@分布电容@@会起作用@@,当@@长度大于噪声@@频率相应波长的@@@@1/20时@@,就产生天线@@效应@@,噪声@@通过引线@@向外发射@@。

印刷线@@路板的@@过孔@@大约引起@@0.6pf的@@电容@@@@。

一个@@集成电路本身的@@封装材料引入@@@@2~6pf电容@@。

一个@@线@@路板上的@@接插件@@,有@@520nH的@@分布电感@@@@。一个@@双列直扦的@@@@24引脚集成电路扦座@@,引入@@4~18nH的@@分布电感@@@@。

这些小的@@分布参数对@@于这行较低频率下的@@微控制器系统中是可以忽略不计的@@@@;而对@@于高速@@系统必须予以特别注意@@。

(6) 188足彩外围@@app 布置要合理分区@@

188足彩外围@@app 在@@印刷线@@路板上@@排列的@@位置要充分考虑抗电磁干扰问题@@,原则之一是各部件之间@@的@@引线@@要尽量短@@。在@@布局上@@,要把模拟信号部分@@,高速@@数字电路部分@@,噪声@@源部分@@(如继电器@@,大电流开关等@@)这三部分合理地分开@@,使相互间的@@信号耦合为@@最小@@。

(7) 处理好@@接地线@@@@@@

印刷电路板上@@,电源线@@@@和地线@@@@最重要@@。克服电磁干扰@@,最主要的@@手段就是接地@@。

对@@ 于双面板@@,地线@@@@布置特别讲究@@,通过采用单点@@接地法@@,电源和地是从电源的@@两端@@接到@@印刷线@@路板上@@来的@@@@,电源一个@@接点@@@@,地一个@@接点@@@@。印刷线@@路板上@@,要有@@多个@@返回@@ 地线@@@@,这些都会聚到@@回电源的@@那个@@接点@@上@@,就是所谓单点@@接地@@。所谓模拟地@@、数字地@@、大功率器件地开分@@,是指布线@@分开@@,而最后都汇集到@@这个@@接地点@@上来@@。与印刷@@ 线@@路板以外的@@信号相连时@@@@,通常采用屏蔽电缆@@@@。对@@于高频和数字信号@@,屏蔽电缆@@两端@@都接地@@。低频模拟信号用的@@屏蔽电缆@@@@,一端@@接地为@@好@@@@。

对@@噪声@@和干扰非常敏感的@@电路或@@高频噪声@@特别严重的@@电路应该用金属罩屏蔽起来@@。

(8) 用好@@去耦电容@@@@

好@@ 的@@高频去耦电容@@可以去除高到@@@@1GHZ的@@高频成份@@。陶瓷片电容@@或@@多层陶瓷电容@@的@@高频特性较好@@@@。设计印刷线@@路板时@@@@,每@@个@@集成电路的@@电源@@,地之间@@都要加一个@@去耦@@ 电容@@。去耦电容@@有@@两个@@作用@@:一方面是本集成电路的@@蓄能电容@@@@,提供和吸收该集成电路开门关门瞬间的@@充放电能@@;另一方面旁路掉该器件的@@高频噪声@@@@。数字电路中典@@ 型的@@去耦电容@@为@@@@0.1uf的@@去耦电容@@有@@@@5nH分布电感@@,它的@@并行共振频率大约在@@@@7MHz左右@@,也就是说@@对@@于@@10MHz以下的@@噪声@@有@@较好@@的@@去耦作用@@,对@@ 40MHz以上@@的@@噪声@@几乎不起作用@@。

1uf,10uf电容@@,并行共振频率在@@@@20MHz以上@@,去除高频率噪声@@的@@效果要好@@一些@@。在@@电源进入印刷板的@@地方和一个@@@@1uf或@@10uf的@@去高频电容@@往往是有@@利的@@@@,即@@使是用电池供电的@@系统也需要这种电容@@@@。

每@@10片左右@@的@@集成电路要加一片充放电电容@@@@,或@@称为@@蓄放电容@@@@,电容@@大小可选@@10uf。最好@@不用电解电容@@@@,电解电容@@是两层溥膜卷起来的@@@@,这种卷起来的@@结构在@@高频时@@表现为@@电感@@,最好@@使用胆电容@@或@@聚碳酸酝电容@@@@。

去耦电容@@值的@@选取@@并不严格@@,可按@@C=1/f计算@@;即@@10MHz取@@0.1uf,对@@微控制器构成的@@系统@@,取@@0.1~0.01uf之间@@都可以@@。

3、 降低噪声@@与电磁干扰的@@一些经验@@
(1) 能用低速芯片就不用高速@@的@@@@,高速@@芯片用在@@关键地方@@。

(2) 可用串一个@@电阻@@的@@办法@@,降低控制电路上下沿跳变速率@@。

(3) 尽量为@@继电器等提供某种形式的@@阻尼@@。

(4) 使用满足系统要求的@@最低频率时@@钟@@@@。

(5) 时@@钟@@产生器尽量靠近到@@用该时@@钟@@的@@器件@@。石英晶体振荡器外壳要接地@@@@。

(6) 用地线@@@@将时@@钟@@区圈起来@@,时@@钟@@线@@尽量短@@。

(7) I/O驱动电路尽量靠近印刷板边@@,让其尽快离开印刷板@@。对@@进入印制板的@@信号要加滤波@@,从高噪声@@区来的@@信号也要加滤波@@,同时@@用串终端@@电阻@@的@@办法@@,减小信号反射@@。

(8) MCD无用端@@要接高@@,或@@接地@@,或@@定义成输出端@@@@,集成电路上该接电源地的@@端@@都要接@@,不要悬空@@。

(9) 闲置不用的@@门电路输入端@@不要悬空@@@@,闲置不用的@@运放正输入端@@接地@@,负输入端@@接输出端@@@@。 (10) 印制板尽量使用@@45折线@@而不用@@90折线@@布线@@以减小高频信号对@@外的@@发射与耦合@@。

(11) 印制板按频率和电流开关特性分区@@,噪声@@188足彩外围@@app 与非噪声@@@@188足彩外围@@app 要距离再远一些@@。

(12) 单面板和双面板用单点@@接电源和单点@@接地@@、电源线@@@@、地线@@@@尽量粗@@,经济是能承受的@@话用多层板以减小电源@@,地的@@容生电感@@。

(13) 时@@钟@@、总线@@@@、片选信号要远离@@I/O线@@和接插件@@。

(14) 模拟电压输入线@@@@、参考电压端@@要尽量远离数字电路信号线@@@@,特别是时@@钟@@@@。

(15) 对@@A/D类器件@@,数字部分与模拟部分宁可统一下也不要交叉@@。

(16) 时@@钟@@线@@垂直于@@I/O线@@比平行@@I/O线@@干扰小@@,时@@钟@@188足彩外围@@app 引脚远离@@I/O电缆@@。

(17) 188足彩外围@@app 引脚尽量短@@,去耦电容@@引脚尽量短@@@@。

(18) 关键的@@线@@要尽量粗@@,并在@@两边加上保护地@@。高速@@线@@要短要直@@。

(19) 对@@噪声@@敏感的@@线@@不要与大电流@@,高速@@开关线@@平行@@。

(20) 石英晶体下面以及对@@噪声@@敏感的@@器件下面不要走线@@@@。

(21) 弱信号电路@@,低频电路周围不要形成电流环路@@。

(22) 任何信号都不要形成环路@@,如不可避免@@,让环路区尽量小@@。

(23) 每@@个@@集成电路一个@@去耦电容@@@@。每@@个@@电解电容@@边上都要加一个@@小的@@高频旁路电容@@@@。

(24) 用大容量的@@钽电容@@或@@聚酷电容@@而不用电解电容@@作电路充放电储能电容@@@@。使用管状电容@@时@@@@,外壳要接地@@。