PCB设计中如何消除串扰@@?

作者@@:李崇伟@@,来源@@:志博@@PCB

串扰是什么@@?

串扰是指在@@一根线上有信号通过的时候@@,在@@PCB相邻的信号钱@@,如走线@@,导线@@,电缆束及任意其他易受电磁场干扰的电子@@@@188足彩外围@@app 上感应出不希望有的电磁耦合@@,串扰是由网@@络中的电流和@@电压产生的@@,类似于天线耦合@@。

串扰是电磁干扰传播的主要途径@@,异步信号线@@,控制线@@,和@@I\O口走线上@@,它会使电路或@@者@@188足彩外围@@app 出现功能不正常的现象@@。

串扰中的信号耦合分为容性耦合和@@感性耦合@@,通常感性串扰占的比例大于容性串扰@@。

在@@PCB布线中@@,避免串扰的设计和@@布线技术@@有@@:

  1. 根据功能分类逻辑器件系列@@,保持总线结构被严格控制@@
  2. 188足彩外围@@app 间的物理距离最小化@@
  3. 最小化布线走线长度@@,必要时可采用@@JOG方式布线@@,即对平行线长度很长的两根信号线@@,在@@布线时@@,可以间断式地将间距拉开@@,这样既可以节省布线资源@@,也可以有效的抑制串扰@@
  4. 188足彩外围@@app 要远离@@I/O口互联接口及其它易受数据干扰及耦合影响的区域@@
  5. 对阻抗受控走线或@@者频谱能量丰富的走线提供正确的终端@@
  6. 避免相互平行的走线布线@@,提供走线间足够的间隔@@(最小化电感耦合@@)
  7. 相邻层上的布线要相互垂直@@(防止层间电容耦合@@)
  8. 降低信号到地的参考距离间隔@@
  9. 降低走线阻抗和@@信号驱动电平@@
  10. 隔离布线层@@(背板层叠设计@@)
  11. 将高噪声发射体@@(时钟@@,I/O,高速互连@@)分割或@@隔离在@@不同的布线层上@@。
  12. 高速信号线在@@满足条件的情况下@@,提供正确的终端电阻@@
  13. 将长时钟@@走线和@@高速并行走线更接近参考层@@
  14. 对于微带线和@@带状线@@,走线高度限制在@@高于地平面@@10mil以内@@
  15. 在@@布线空间@@允许的条件下@@,在@@串扰严重的两条线之间插入一条地线@@。

本文转载自@@:志博@@PCB