器件缓冲似乎是@@处理开关过冲@@、振铃和@@损耗的@@一种@@“野蛮@@”解决方案@@，而这对于诸如@@IGBT之类较老的@@技术@@来说确实如此@@。但是@@@@，宽禁带器件@@，尤其是@@@@SiC FET，可以将该技术@@用为@@栅极电阻调谐的@@优良替代方案@@，以提供较低的@@总损耗@@。
在@@这个宽禁带半导体开关的@@@@新时代@@，器件的@@类型选择包括@@SiC MOSFET和@@GaN高电子@@迁移率晶体管@@（HEMT），它们都有自己特性并都声称拥有最佳的@@性能@@。但是@@@@，这两种都还不是@@理想的@@开关@@，这两种类型的@@器件都在@@某些方面有局限性@@，特别是@@在@@栅极驱动要求方面和@@@@“第三象限@@”操作方面@@。
SiC FET提供了另一种选择@@
但我们还有另一种选择@@。 UnitedSiC FET是@@SiC JFET和@@低压@@Si MOSFET的@@一种级联组合@@，具有@@SiC的@@速度优势@@，以及@@SiC最低传导损耗的@@优点@@，并且仅需要一个简单的@@@@栅极驱动和@@一个快速@@、低功耗的@@体二极管用于第三象限@@传导@@（图@@1）。
图@@1：SiC FET — SiC JFET和@@Si MOSFET的@@级联组合@@。
SiC FET的@@速度非常快@@，其边沿速率为@@@@50V/ns甚至更高@@，这对于最大程度降低开关损耗非常有用@@，但所产生的@@@@di/dt比值可达数安培@@/纳秒@@。通过封装和@@电路电感@@，这会产生极高的@@电压过冲并导致随后的@@电压振铃现象@@。在@@这种电流变化速率下@@，可简单分析得出@@@@，即使几十纳亨@@（nH）也可能产生数百伏的@@过冲@@（从公式@@E = –L(di/dt)得出@@）。对于快速切换的@@宽禁带器件@@@@，将这种杂散电感降至最低至关重要@@。但是@@@@，这在@@实际的@@布线中却很难实现@@，因为@@布线要求必须在@@高压组件之间保留安全距离@@，并且为@@了获得更好的@@热性能需要使用@@更大的@@半导体封装@@。
过冲有超过器件额定电压的@@风险@@，并给元器件的@@长@@期使用@@增添了压力@@，但是@@@@快速变换的@@边缘也会引起绝缘击穿@@，并会产生更多的@@@@EMI，导致需要使用@@更大@@、更昂贵且损耗更高的@@滤波器@@。因此@@，实际电路通常会故意降低此类快速开关的@@@@边沿速率@@，从而允许使用@@可能具有@@更低传导损耗和@@更小滤波器的@@低压器件@@，用来抵消稍高的@@开关损耗@@。
缓慢的@@开关边沿可减少过冲和@@@@EMI
有两种常见的@@减慢开关边沿速率的@@方法@@：通过增添栅极电阻和@@通过在@@器件的@@漏极@@-源极端之间使用@@一个缓冲器@@。
增加栅极电阻确实会降低@@dV/dt，从而减少过冲@@，但是@@@@对漏极电压随后出现的@@振铃@@现象几乎没有影响@@。栅极电阻的@@减慢效果取决于器件的@@总栅极电荷@@，而电荷又取决于诸如栅极@@-源极电容和@@@@“米勒@@”效应等的@@参数@@。当器件切换时@@，这些参数会表现为@@可变的@@栅极@@-漏极电容@@。导通和@@关断的@@延迟可以分别通过使用@@两个带控向二极管的@@栅极电阻来控制@@，但是@@@@，想要在@@所有工作条件下都达到这种总体优化的@@效果是@@有难度的@@@@。此外@@，增加栅极电阻会给栅极驱动波形带来延迟@@，这在@@高频应用中会是@@个大问题@@。
相反@@，简单的@@@@Rs-Cs缓冲器可通过增加开关的@@@@漏极电容@@来减慢@@dV/dt。它还有一个额外的@@效果@@：由于一些电流需要用来给@@Cs充电@@，因此@@器件关断时电压上升和@@电流下降之间的@@重叠会减少@@，从而降低了器件的@@开关损耗@@。开关导通时@@，必须限制电容器的@@放电电流@@，因此@@要串联一个电阻@@，当器件关断时@@，该电阻还可以抑制振铃@@。缺点是@@电阻器在@@此过程中不可避免地会消耗一些功率@@，并且半导体开关效率的@@增益会在@@一定程度上会被抵消@@。
缓冲器可以成为@@更低损耗的@@解决方案@@@@
SiC FET技术@@开发商@@UnitedSiC的@@研究表明@@，与单单增加栅极电阻相比@@@@，仅需一个非常小的@@缓冲电容和@@一个相应的@@低功率电阻即可实现对@@dV/dt、过冲和@@振铃更有效的@@控制@@。当小型缓冲器件与较低的@@@@Rg结合使用@@时@@，会产生更低的@@总损耗和@@更清晰的@@波形@@。这种方法对@@UnitedSiC的@@FET和@@传统的@@@@SiC MOSFET都适用@@。图@@2比较@@了一个有@@200 pF/10Ω缓冲器的@@器件@@（左@@）和@@一个添加了@@5Ω栅极电阻的@@器件@@（右@@）的@@振铃@@现象和@@@@dV/dt。虽然两种方法在@@关断时都差不多调谐到了相同的@@@@ 峰值@@，但有缓冲器的@@版本明显有着更短的@@延迟时间和@@更好的@@振铃@@阻尼@@。
图@@2：使用@@RC器件缓冲可降低@@dV/dt，ID/重叠以及@@@@SiC MOSFET的@@振铃@@。（ID = 50 A，V = 800 V，TO247-4L；左@@：SiC MOSFET的@@关断波形@@，Rg.off = 0Ω，Rs = 10Ω，Cs = 200 pF；右@@：SiC MOSFET的@@关断波形@@，Rg.off = 5Ω，无器件缓冲@@）。
总损耗包含传导损耗@@、上升和@@下降沿上的@@开关损耗@@，以及@@缓冲电阻中的@@任何功率消耗@@。通过与@@SiC MOSFET器件进行比较@@@@，在@@UnitedSiC上进行的@@测试表明@@，在@@高漏极电流下@@，当峰值@@电压调谐相当时@@，采用缓冲方案的@@关断能量损耗@@（EOFF）仅为@@单单采用栅极电阻时的@@@@50％。同时导通能耗@@（EON）略高@@（仅约@@10％），对于一个以@@40 kHz和@@48 A / 800 V开关的@@@@40mΩ器件来说@@，一个周期约@@275 µJ（或@@11 W）的@@缓冲器对其总体上的@@影响是@@正面的@@@@。这种比较@@在@@图@@@@3中以蓝色和@@黄色的@@曲线表示@@。黑色曲线代表了一个有缓冲器且优化了栅极导通和@@关断电阻的@@@@40mΩ UnitedSiC SiC FET器件的@@性能@@，与测量的@@@@SiC MOSFET相比@@，SiC FET的@@输出电容更低@@，本征速度更快@@，因此@@其损耗得到了进一步降低@@。
图@@3：比较@@SiC开关有无缓冲器时的@@总开关损耗@@。
缓冲电容器在@@每个开关周期里都充分地充电@@和@@放电@@，但要注意的@@是@@@@，这些存储的@@能量并没有全部消耗在@@电阻器上@@。实际上@@，大多数@@CV2能量是@@在@@器件开启时消耗的@@@@。在@@引用示例中@@，在@@40 kHz，ID为@@ 40 A，VDS为@@ 800 V以及@@有着一个@@220-pF /10-Ω缓冲器的@@情况下@@，总功率消耗约为@@@@5 W，但电阻仅占@@0.8W，其余的@@都在@@开关中消耗了@@。这样就可以使用@@额定电压合适的@@小尺寸电阻器@@（即使是@@表面贴装型也可以@@）。
UnitedSiC的@@器件具有@@@@D2pk7L和@@DFN8×8以及@@TO247-4L封装形式@@，可实现最佳的@@热性能@@。 TO247-4L封装的@@部件与源极之间有开尔文连接@@，可有效消除源极电感的@@影响@@，减少了开关损耗@@，并在@@高漏极@@di / dt时生成更干净的@@栅极波形@@。
结论@@
器件缓冲似乎是@@处理开关过冲@@、振铃和@@损耗的@@一种@@“野蛮@@”解决方案@@，而这对于诸如@@IGBT之类较老的@@技术@@来说确实如此@@，因为@@它们的@@@@“尾电流@@”长@@，需要大型且有损的@@缓冲网@@络@@。但是@@@@，宽禁带器件@@，尤其是@@@@SiC FET，可以将该技术@@用为@@栅极电阻调谐的@@优良替代方案@@，以提供较低的@@总损耗@@，并且可以采用紧凑@@、廉价的@@元器件来实现@@。
文章来源@@：ednchina