作者@@： 刘松@@，来源@@： 松哥电源微信公众号@@@@
功率@@MOSFET即金属氧化物半导体场效应@@晶体管@@（Metal Oxide Semiconductor Field Effect Transistor）有三个管脚@@，分别为栅极@@@@（Gate），漏极@@（Drain）和@@源极@@@@（Source）。功率@@MOSFET为电压型@@控制器件@@，驱动电路简单@@，驱动的@@功率@@小@@，而且@@开关速度快@@，具有高的@@工作频率@@。常用的@@@@MOSFET的@@结@@构@@有@@：横向导电双扩散型@@场效应@@晶体管@@LDMOS（Lateral Double-Diffused MOSFET）、垂直导电双扩散型@@场效应@@晶体管@@（Planar MOSFET），沟槽型@@场效应@@晶体管@@（Trench MOSFET），超结@@结@@构场效应@@晶体管@@（Super Junction MOSFET），浮岛结@@构场效应@@晶体管等@@。
1、横向导电双扩散型@@场效应@@晶体管@@的@@结@@构@@@@
N沟道@@的@@横向导电双扩散型@@场效应@@晶体管@@的@@结@@构@@@@如@@图@@@@@@1所示@@，栅极@@，漏极@@和@@源极@@@@都在@@硅片的@@上表面@@，下部为衬底@@@@。栅极@@和@@源极@@@@加上正向电压后@@，在@@栅极@@的@@氧化层@@下面的@@@@P区@@吸附电子@@@@，栅极@@和@@源极@@@@正向电压大于@@一定的@@值时@@@@，P区@@紧靠栅极@@的@@氧化层@@的@@薄层@@中@@@@，局部的@@电子@@的@@浓度大于@@@@P区@@的@@空穴的@@浓度@@，从而形成@@@@“反型@@层@@@@”，也就是@@薄层@@由@@P型@@变成@@N型@@，电子@@就可以从源极@@通过@@反型@@层@@@@流向@@漏极@@@@，电流从漏极@@向源极@@流动@@，这个反型@@层@@@@就形成@@电流流过的@@通道也称@@为@@@@“沟道@@”。
电流从漏极@@流向@@源极@@时@@@@，电流在@@硅片内部横向流动@@，而且@@主要从硅片的@@上表层@@流过@@，因此@@没有充分应用芯片的@@尺寸@@；而且@@，这种结@@构的@@@@耐压@@，由栅极@@下面@@@@P层@@宽度和@@掺杂决定@@，这个区@@域@@同时@@@@也是导电的@@沟道@@@@，为了减小沟道@@的@@导通电阻@@@@，栅极@@下面@@P层@@宽度不可能过大@@，掺杂浓度也不可能太低@@，因此@@，其耐压通常也比较低@@，无法承受高的@@反向电压@@。另外@@，电流从芯片表面的@@薄层@@流过@@，即使是沟道@@的@@截面积增加@@，但芯片整体的@@截面积也不大@@，这样@@，芯片电流流过的@@截面积非常小@@，因此@@，导通电阻@@比较大@@，无法流过大的@@电流@@。这种结@@构的@@@@电压和@@电流的@@额定值都受到@@限制@@，无法用于功率@@电路@@。但这种结@@构具有低的@@电容@@，使用@@短沟道@@@@，因此@@开关速度快@@，主要适合低压应用@@，如@@微处理器@@、存储芯片@@，运放@@、数字电路及射频电路等@@。
图@@1 横向导电结@@构的@@@@MOSFET
在@@芯片制程工艺中@@@@，经常使用@@芯片或@@半导体的@@工艺尺寸@@，如@@3um、2um、1.5um、1um、0.8um、0.5um、0.35um、0.25um、0.18um、0.13um、90nm、65nm、45nm、32nm、22nm、14nm、10nm，通常所说这个工艺尺寸@@，指的@@就是@@栅极@@@@Gate的@@宽度@@，也是沟槽宽度或@@者线宽@@，不是每个晶胞@@单元尺寸@@，如@@图@@@@2所示@@。沟槽宽度对应着漏极@@到@@源极@@的@@距离@@，沟槽宽度减小@@，载流子流动跨越沟道@@的@@导通时@@间减小@@，允许工作开关频率可以提高@@@@；沟槽宽度小@@，沟道@@开通所加栅极@@电压可以降低@@，导通更容易@@，开关损耗降低@@，同时@@@@，沟道@@导通电阻@@降低@@，降低导通损耗@@。但是@@，漏极@@和@@源极@@@@的@@间距不断减小@@，栅极@@下面@@接触面积越来越小@@，栅极@@对沟道@@的@@控制力就不断减弱@@，带来问题就是@@栅极@@电压为@@0时@@，漏极@@和@@源极@@@@的@@漏电流增加@@，导致器件性能恶化@@，增加了静态功耗@@。使用@@上下双栅极@@结@@构@@、鳍型@@结@@构@@（FinFET），就可以解决了短沟道@@效应@@这个问题@@，这样@@也促进了新一代芯片的@@工艺尺寸不断的@@降低@@，工艺水平不断提升@@。
图@@2 芯片工艺制程的@@线宽@@
单芯片的@@电源@@IC中@@，内部集成的@@功率@@@@MOSFET只能使用@@横向导电结@@构@@，因为@@所有的@@引脚都在@@芯片的@@表面@@。为了解决漏极@@和@@源极@@@@的@@耐压比较低的@@问题@@，必须对上面的@@结@@构@@进行改进@@。因为@@外加电压的@@正端加到@@@@MOSFET的@@漏极@@@@，如@@果在@@高掺杂的@@漏极@@@@@@N+和@@P区@@的@@沟道@@之间@@，增加一个低掺杂的@@@@N-区@@域@@，如@@图@@@@3所示@@，因为@@N-和@@N+为相同的@@半导体类型@@@@，不影响电流导通的@@回路@@，电流可以直接从@@N+流向@@N-；尽管@@N-为低掺杂@@，但是@@，其电阻@@率低于沟道@@@@，这样@@，通过@@调整@@其掺杂浓度和@@宽度@@，就得到@@较高的@@反向电压@@，同时@@@@控制其导通电阻@@在@@设计的@@范围内@@，这种结@@构就可以流过大电流@@，应用于功率@@电路@@。
图@@3 横向导电的@@功率@@@@MOSFET
在@@漏极@@@@N+和@@P-体区@@@@之间增加的@@@@N-层@@，称为@@“漂移层@@@@（Drift Layer）”，也称@@为@@“外延层@@@@（Epi Layer）”。当漏极@@和@@源极@@@@之间加上电压时@@@@，P区@@掺杂浓度高@@，耗尽层@@主要在@@@@N-层@@的@@漂移层@@@@中@@@@扩展@@，漏极@@和@@源极@@@@的@@阻断电压@@，几乎完全依赖漂移层@@@@的@@宽度@@和@@掺杂浓度@@。
使用@@N-漂移层@@@@作为衬底@@@@，在@@N-漂移层@@@@中@@@@，通过@@2次的@@扩散就可以形成@@图@@@@3的@@结@@构@@：第@@1次扩散制作出@@P阱@@，也称@@为@@P-体区@@@@（P-Body）；然后@@，在@@P-体区@@@@的@@内部@@@@，第@@2次扩散制作出@@N+源极@@。因此@@，这种结@@构称为@@横向导电双扩散型@@功率@@@@MOSFET，LDMOS（Lateral Double-Diffused MOSFET）。
尽管@@P区@@多数载流子@@（多子@@）为空穴@@，在@@P区@@内部局部区@@域@@进行扩散掺杂@@，只要掺杂的@@@@5价元素的@@浓度@@，大于@@P区@@原来@@3价元素的@@掺杂浓度@@，那么@@，在@@这个局部区@@域@@的@@电子@@的@@浓度就大于@@空穴@@，从而转变为@@N型@@半导体@@。因此@@，判断是@@N型@@半导体@@还是@@P型@@半导体@@，掺杂几价的@@元素不是关键@@，主要的@@依据是电子@@浓度和@@空穴浓度@@。如@@果一个区@@域@@中@@@@，电子@@浓度高于空穴浓度@@，那么@@，多子@@是电子@@@@，少子是空穴@@，就是@@N型@@半导体@@，反之@@就是@@@@P型@@半导体@@。
2、垂直导电双扩散型@@场效应@@晶体管@@的@@结@@构@@@@
芯片的@@厚度非常薄@@，而芯片的@@面积@@，相对的@@尺寸比较大@@，图@@3中@@，电流依然是在@@芯片的@@上表层@@@@，横向水平从漏极@@流向@@源极@@@@，电流流过的@@截面积小@@，导通电阻@@大@@，芯片的@@尺寸没有充分得到@@利用@@；同时@@@@，为了提高@@漏极@@和@@源极@@@@的@@耐压@@，N-层@@漂移层@@@@的@@宽度@@必须增加@@，这样@@进一步增加了导通电阻@@@@，限制了芯片流过电流的@@能力@@，因此@@，如@@果设计高压大电流的@@@@LDMOS，芯片的@@尺寸将非常大@@，成本非常高@@。所以@@，LDMOS只用在@@低压@@、较小电流的@@单芯片电源@@IC里面@@。
如@@果把图@@@@3的@@结@@构@@中@@@@MOSFET的@@漏极@@@@N+区@@，移到@@衬底@@的@@底部@@，漏极@@通过@@衬底@@的@@下表面引出@@， MOSFET导通后@@，电流就可以从衬底@@底部的@@漏极@@@@垂直流向@@顶部的@@源极@@@@@@，电流在@@芯片内部垂直流动@@，而且@@电流流过芯片整个水平的@@截面积@@，由于芯片水平截面积较大@@，导通电阻@@小@@，这样@@，就可以提高@@@@MOSFET通过@@电流的@@能力@@，如@@图@@@@4所示@@。
图@@4 垂直导电的@@功率@@@@MOSFET
这种结@@构中@@@@，N-外延层@@@@的@@掺杂浓度越低@@、厚度越大@@，漏极@@和@@源极@@@@的@@耐压值越高@@，导通电阻@@越大@@@@；反之@@，掺杂浓度越高@@、厚度越小@@，耐压值越低@@，导通电阻@@越小@@。因此@@，通过@@调整@@N-外延层@@@@的@@掺杂浓度和@@厚度@@，就可以保证耐压值达到@@要求@@，同时@@@@，导通电阻@@也满足设计的@@要求@@。
这种结@@构的@@@@N沟道@@功率@@@@MOSFET，使用@@衬底@@为高掺杂的@@@@N+衬底@@，高掺杂衬底@@部分的@@电阻@@小@@；然后@@在@@@@N+衬底@@上制作出低掺杂@@、高纯度@@、一致性非常好的@@@@N-的@@外延层@@@@@@。然后@@，在@@N-的@@外延层@@@@@@中@@@@，同样@@的@@通过@@@@2次扩散掺杂@@，制作出两个连续的@@@@P-体区@@@@以及在@@二个@@P-体区@@@@内部的@@@@N+源极@@区@@@@。在@@芯片表面制作出薄的@@高质量的@@栅极@@@@氧化物@@，在@@氧化物上面沉积多晶硅栅极@@材料@@，沟道@@在@@栅极@@氧化物下面的@@@@P-体区@@@@中@@形成@@@@，源极@@和@@漏极@@区@@沉积金属材料@@，就完成了这种结@@构的@@@@生产@@。这种结@@构的@@@@电流从下到@@上垂直流过@@，通过@@2次扩散掺杂@@加工@@，因此@@，称为@@垂直导电双扩散功率@@@@MOSFET。在@@加工过程中@@@@，这种结@@构没有挖沟槽@@，采用的@@是平面的@@工艺@@，也称@@平面结@@构@@的@@功率@@@@@@MOSFET。
其工作原理是@@：栅极@@和@@源极@@@@间加正向电压@@，P区@@中@@的@@少数载流子@@，即少子@@，也就是@@电子@@@@，被电场吸引到@@栅极@@下面@@的@@@@P区@@的@@上表面@@，随着栅极@@和@@源极@@@@正向偏置电压的@@增加@@，更多的@@电子@@被吸引到@@这个表面的@@薄层@@区@@域@@@@，这样@@本地的@@电子@@密度要大于@@空穴@@，从而出现@@“反转@@”，形成@@反型@@层@@@@@@，半导体材料从@@P型@@变成@@N型@@，形成@@N型@@“沟道@@”，电流可以直接通过@@漏极@@的@@@@N+区@@、N-外延层@@@@、栅极@@下面@@N型@@沟道@@@@，流到@@源极@@的@@@@N+型@@区@@@@。
实际上@@，在@@上面的@@结@@构@@图@@中@@@@，示意的@@只是功率@@@@MOSFET内部一个单元的@@结@@构@@@@，也称@@“晶胞@@”。功率@@MOSFET的@@内部@@，由许多这样@@的@@单元@@，也称@@“晶胞@@”，并联而成@@。芯片的@@面积越大@@，所能加工出的@@单元越多@@，器件的@@导通电阻@@越小@@@@，能够通过@@的@@电流就越大@@@@；同样@@，在@@单位的@@面积的@@芯片上@@，能够加工的@@晶胞@@越多@@，也就是@@晶胞@@单位密度越大@@，器件的@@导通电阻@@也就越小@@。器件的@@导通电阻@@越小@@@@，通过@@电流的@@能力@@就越大@@@@，电流额定值也就越大@@@@。
在@@这种结@@构中@@@@@@，栅极@@下面@@的@@区@@域@@没有流过功率@@主回路的@@大电流@@，因此@@栅极@@下面@@占用的@@部分芯片的@@面积不能充分得到@@应用@@，也影响到@@能够加工的@@晶胞@@单位密度的@@最大值@@；栅极@@的@@面积大@@，寄生电容@@Crss就越大@@，因此@@开关性能较差@@，开关损耗大@@；同时@@@@，结@@构内在@@的@@@@JFET效应@@，导致导通电阻@@也偏大@@。但是@@，这种结@@构的@@@@功率@@@@MOSFET，工艺非常简单@@，单元的@@一致性较好@@，因此@@它的@@跨导的@@特性比较好@@，雪崩能量比较高@@，同时@@@@寄生电容@@也较大@@，主要应用于高压的@@功率@@@@MOSFET和@@开关频率不太高的@@中@@压功率@@@@MOSFET。
图@@5 平面结@@构@@的@@功率@@@@MOSFET
图@@6 平面结@@构@@的@@功率@@@@MOSFET立体图@@@@
图@@7 平面结@@构@@的@@功率@@@@MOSFET截面图@@@@
在@@图@@@@4中@@，栅极@@氧化层@@的@@的@@下面是@@N-外延区@@@@，在@@其二侧是二个@@P-体区@@@@，这种结@@构内在@@的@@@@就形成@@了一个@@JFET，如@@图@@@@8所示@@，产生@@JFET效应@@。N-区@@和@@二侧@@P区@@，形成@@PN结@@，产生@@耗尽层@@和@@空间@@电荷区@@@@。即使是在@@功率@@@@MOSFET导通的@@时@@候@@，这个耗尽层@@依然存在@@@@，那么@@，电流主要从二个@@P区@@之间非耗尽层@@的@@区@@域@@流过@@，相当于实际能通过@@电流的@@截面积减小@@，也就是@@相当于导通电阻@@变大@@@@，因为@@JFET效应@@增大的@@电阻@@@@，称为@@JFET电阻@@。耗尽层@@越宽@@，电流的@@通道面积越小@@，JFET效应@@越明显@@，JFET电阻@@越大@@。耗尽层@@的@@宽度@@@@，和@@JFET的@@栅极@@@@（P区@@）到@@JFET的@@源极@@@@（N-外延层@@@@最上部区@@域@@@@）的@@电压绝对值有关@@，这个电压绝对值为@@0，耗尽层@@非常窄@@，JFET电阻@@非常小@@；这个电压绝对值升高@@，耗尽层@@变宽@@，JFET电阻@@变大@@。当然@@，JFET电阻@@也受功率@@@@MOSFET的@@漏极@@@@和@@源极@@@@导通电压的@@影响@@。
图@@8 JFET的@@结@@构@@