晶圆@@级封装@@@@(Wafer Level Packaging，缩写@@WLP)是一@@种先进的封装@@技术@@@@，因其具有尺寸小@@、电性能优良@@、散热好@@、成本低等优势@@，近年来发展迅速@@。根据@@Verified Market Research 研究数据@@，晶圆@@级封装@@@@市场@@ 2020 年为@@ 48.4 亿美元@@，预计到@@ 2028 年将达到@@ 228.3 亿美元@@，从@@ 2021 年到@@ 2028 年的复合年增长率为@@ 21.4%。
一@@、晶圆@@级封装@@@@VS传统封装@@@@
在传统晶圆@@封装@@中@@，是将成品晶圆@@切割成单个芯片@@，然后再进行黏合封装@@@@。不同于传统封装@@@@工艺@@，晶圆@@级封装@@@@是在芯片还在晶圆@@上@@的时候就对芯片进行封装@@@@，保护层@@可以黏接在晶圆@@的顶部或@@底部@@，然后连接电路@@，再将晶圆@@切成单个芯片@@。
相比于传统封装@@@@@@，晶圆@@级封装@@@@具有以下优点@@：
1、封装@@尺寸小@@
由于没有引线@@、键合和塑胶工艺@@，封装@@无需向芯片外扩展@@，使得@@WLP的封装@@尺寸几乎等于芯片尺寸@@。
2、高传输速度@@
与传统金属引线产品相比@@，WLP一@@般有较短的连接线路@@，在高效能要求如高频下@@，会有较好的表现@@。
3、高密度连接@@
WLP可运用数组式连接@@，芯片和电路板之间连接不限制于芯片四周@@，提高@@单位面积的连接密度@@。
4、生产周期短@@
WLP从@@芯片制造到@@、封装@@到成品的整个过程中@@，中间环节大大减少@@@@，生产效率高@@，周期缩短很多@@@@。
5、工艺成本低@@
WLP是在硅片层@@面上@@完成封装@@测试的@@，以批量化的生产方式达到成本最小化的目标@@。WLP的成本取决于每个硅片上@@合格芯片的数量@@，芯片设计尺寸减小和硅片尺寸增大的发展趋势使得@@单个器件封装@@的成本相应地减少@@@@。WLP可充分利用晶圆@@制造设备@@@@，生产设施费用低@@。
二@@、晶圆@@级封装@@@@的工艺流程@@@@
图@@ WLP工艺流程@@
晶圆@@级封装@@@@工艺流程@@如图@@所示@@：
1、涂覆第一@@层@@聚合物薄膜@@，以加强芯片的钝化层@@@@，起到应力缓冲的作用@@。聚合物种类有光敏聚酰亚胺@@（PI）、苯并环丁烯@@（BCB）、聚苯并恶唑@@（PBO）。
2、重布线层@@@@（RDL）是对芯片的铝@@/铜焊区位置重新布局@@，使新焊区满足对焊料球最小间距的要求@@，并使新焊区按照阵列排布@@。光刻胶作为选择性电镀的模板以规划@@RDL的线路图@@形@@，最后湿法蚀刻去除光刻胶和溅射层@@@@。
3、涂覆第二@@层@@聚合物薄膜@@，是圆片表面平坦化并保护@@RDL层@@。在第二@@层@@聚合物薄膜光刻出新焊区位置@@。
4、凸点下金属层@@@@（UBM）采用和@@RDL一@@样的工艺流程@@制作@@。
5、植球@@。焊膏和焊料球通过掩膜板进行准确定位@@，将焊料球放置于@@UBM上@@，放入回流炉中@@，焊料经回流融化与@@UBM形成良好的浸润结合@@，达到良好的焊接效果@@。
三@@、晶圆@@级封装@@@@的发展趋势@@
随着电子@@产品不断升级换代@@，智能手机@@、5G、AI等新兴市场对封装@@技术@@提出了更高要求@@，使得@@封装@@技术@@朝着高度集成@@、三@@维@@、超细节距互连等方向发展@@。晶圆@@级封装@@@@技术@@可以减小芯片尺寸@@、布线长度@@、焊球间距等@@，因此可以提高@@集成电路的集成度@@、处理器的速度等@@，降低功耗@@，提高@@可靠性@@，顺应了电子@@产品日益轻薄短小@@、低成本的发展要需求@@。
晶圆@@级封装@@@@技术@@要不断降低成本@@，提高@@可靠性@@水平@@，扩大在大型@@IC方面的应用@@：
1、通过减少@@@@WLP的层@@数降低工艺成本@@，缩短工艺时间@@，主要是针对@@I/O少@@、芯片尺寸小的产品@@。
2、通过新材料应用提高@@@@WLP的性能和可靠度@@。主要针对@@I/O多@@、芯片尺寸大的产品@@。
免责声明@@：本文转载于网@@络@@，转载此文目的在于传播相关技术@@知识@@，版权归原作者所有@@，如涉及侵权@@，请联系小编删除@@(联系邮箱@@：service@eetrend.com )。