高带宽存储器@@（HBM, High Bandwidth Memory）是一种可以实现高带宽的高附加值@@DRAM产品@@，适用于超级计算机@@、AI加速器等对性能@@要求较高的计算系统@@。随着@@计算技术@@的发展@@，机器学习的应用日渐广泛@@，而@@机器学习的基础@@是自@@20世纪@@80年@@代以来一直作为@@研究热点的神经网@@络模型@@。作为@@速度最快的@@DRAM产品@@，HBM在克服计算技术@@的局限性方面发挥着关键的作用@@。
HBM的高带宽离不开各种基础@@技术@@和先进设计工艺的支持@@。由于@@HBM是在@@3D结构中将一个@@逻辑@@die与@@4-16个@@DRAM die堆叠在一起@@，因此开发过程极为复杂@@。鉴于技术@@上的复杂性@@，HBM是公认最能够展示厂商技术@@实力的旗舰产品@@@@。
从@@2015年@@推出@@HBM1到@@2021年@@10月开发业界第一款@@HBM3 DRAM1，SK海力士@@一直是@@HBM行业的领军企业@@@@。SK海力士@@的@@HBM产品@@大获成功的首要因素是产品@@特性@@，具体而@@言@@，产品@@设计在保证市场竞争力方面发挥了重要作用@@。SK海力士@@HBM设计团队负责将产品@@规格落实到@@实际电路中@@，同时开发配套的产品@@架构和设计技术@@@@，以确保准确实现产品@@功能@@、高性能@@和低功耗特性@@。得益于对产品@@的全面了解@@，HBM设计团队还在未来产品@@规划及规格定义方面发挥着至关重要的作用@@。此外@@，HBM设计团队会聆听客户@@反馈@@，并围绕问题展开分析@@。
产品@@特性通常分为三类@@：性能@@、功耗和面积@@，即@@PPA (Power, Performance, Area)。本文着重探讨如何通过@@卓越的设计工艺来提高@@产品@@性能@@或@@创造速度优势@@。如前所述@@，HBM支持高带宽@@，而@@带宽指的是在@@特定单位时间内可以传输的数据量@@。由于@@具有高带宽的特性@@，HBM主要应用于高性能@@计算场景@@。
通过@@机器学习解决偏移问题@@
过去八年@@来@@，HBM产品@@带宽增加了七倍@@，目前已接近@@1TB/秒的里程碑节点@@。鉴于同期内其他产品@@的带宽仅增加两到@@三倍@@，我们有理由将@@HBM产品@@的快速发展@@归功于存储器制造商之间激烈的竞争@@。
<图@@1：ISSCC上发表的@@HBM相关文章的趋势@@ >
存储器带宽指单位时间内可以传输的数据量@@，要想增加带宽@@，最简单的方法是增加数据传输线路的数量@@。事实上@@，每@@个@@@@HBM由多达@@1024个@@数据引脚组成@@，HBM内部的数据传输路径随着@@每@@一代产品@@的发展而@@显著增长@@，如图@@@@2所示@@。
<图@@2：各代@@HBM产品@@的数据传输路径配置@@>
但是@@，芯片的尺寸限制了传输路径的增加@@。因为增加的不仅是数据传输线路@@，还有使用每@@条传输线路的传输@@/接收电路@@。此外@@，随着@@传输线路的增加@@，等量匹配每@@条传输线路长度和配置的难度加大@@，使得运行速度无法提升@@。
传输线路之间的时序差异就是我们所说的偏移@@。为了减少偏移@@，每@@条传输线路的总长度和电子@@@@188足彩外围@@app 应采用相似的设计@@。然而@@@@，HBM有数千条内部传输线路@@，逐一匹配几乎是不可能的任务@@。为此@@，SK海力士@@引入了机器学习@@。强化学习@@（Reinforcement learning）技术@@可以在每@@条传输线路上附加多余的传输路径@@，无需工程师手动作业@@，即@@可精确地优化偏移问题@@，由此减少整个@@传输路径间的偏移@@。
<图@@3：基于机器学习技术@@的信号线路优化@@＞
图@@3显示了这一优化过程@@。一些@@90度弯曲的线路具有不同的特性@@，因此必须通过@@增加红色附加线的方式来减少偏移@@（Skew）。与@@初始的随机解决方案@@（如图@@@@3左侧所示@@@@）相比@@，强化学习@@技术@@的使用可以带来最优结果@@（如右图@@所示@@@@）。通过@@这种方法@@，偏移从@@@@100皮秒@@（100 ps）缩短至@@70皮秒@@（70 ps），降幅达@@30%。
通过@@PVT感知时序优化来提高@@速度@@
即@@使偏移问题得到@@优化@@，各种信号之间相对时序关系的匹配仍然是一个@@难题@@。例如@@，每@@32个@@数据信号对应一个@@时钟信号@@@@（clock signal）*，如果需要由时钟信号@@来控制数据信号@@，那么时钟信号@@必须采用与@@数据信号不同的电路@@。电路配置的差异也会导致关系的变化@@@@@@，具体取决于工艺@@、电压@@、温度@@（PVT）的变化@@@@。无论何种情况下@@，时钟都必须位于数据的特定时序部分@@。但是@@，随着@@运行速度的提升@@，时序部分会减少@@，由此增加了设计复杂度@@。
* 时钟信号@@（clock signal）：在同步数字电路中@@，时钟信号@@在高位和低位状态之间振荡@@，并且像节拍器一样用于协调数字电路的动作@@。
为了解决这一问题@@，SK海力士@@采用@@PVT感知时序优化技术@@@@来检测@@HBM3中的@@PVT变化@@，以找到@@最佳时序@@。这项技术@@可以确定单元电路的哪一个@@分级与@@精确循环的外部时钟输入具有相同的周期@@，并基于该数据自动优化主时序裕量电路@@（timing margin circuit）中的@@电路配置@@。如图@@@@4所示@@，随着@@PVT的变化@@@@，时钟时序通常会将时钟移动到@@一侧@@，而@@PVT感知时序优化技术@@@@可以在任何情况下让时钟始终保持在中心位置@@，以此来提高@@速度@@。
<图@@4：PVT感知时序优化技术@@@@＞
为了增加作为@@@@HBM关键性能@@指标的带宽@@，SK海力士@@正在开发一系列设计技术@@@@，包括数据路径优化@@、基于机器学习的信号线路优化@@、PVT感知时序优化技术@@@@以及全新工艺技术@@等@@。基础@@die与@@典型@@DRAM工艺的不同之处在于基础@@@@die没有单元@@，利用这一特性@@，我们正在开发@@HBM优化工艺技术@@以及用于@@3D堆栈的先进封装技术@@@@。
通过@@上述一系列努力@@，SK海力士@@实现了@@HBM的快速发展@@。然而@@@@，为了满足客户@@不断增加的期望@@，打破现有框架进行新技术@@开发势在必行@@。此外@@，SK海力士@@还在与@@@@HBM生态系统中的@@参与@@者@@（客户@@、代工厂和@@IP公司等@@）通力合作@@，以提升生态系统等级@@。商业模式的转变同样是大势所趋@@。作为@@HBM领军企业@@，SK海力士@@将致力于在计算技术@@领域不断取得进步@@，全力实现@@HBM的长期发展@@。
相关链接@@
1 https://news.skhynix.com.cn/sk-hynix-announces-development-of-hbm3-dram/
文章来源@@：SK海力士@@