随着高性能半导体需求的不断增加@@，半导体市场越来越意识到@@“封装工艺@@”的重要性@@。 顺应发展潮流@@，SK海力士@@为了量产基于@@HBM（High Bandwidth Memory，高带宽存储器@@）的先进封装产品和@@开发下一代封装技术@@@@@@，尽力确保生产线投资与@@资源@@。一些曾经专注于半导体存储器制造技术@@的企业也纷纷布局封装技术@@@@领域@@，其投资力度甚至超过专攻此类技术@@的@@OSAT1（外包半导体组装和@@测试@@）公司@@。这是因为@@，越来越多的企业深信封装技术@@@@将会成为半导体行业及企业未来的核心竞争力@@。
1 OSAT（Outsourced Semiconductor Assembly and Test, 外包半导体组装和@@测试@@）：专门从事半导体封装和@@测试业务@@的公司@@@@。
本文将以易于理解的语言来阐述封装技术@@@@@@，帮助公众不再因为复杂难懂而@@对这项技术@@望而@@却步@@。文章将探究封装技术@@@@的意义@@、作用和@@演变过程@@，并探讨@@SK海力士@@封装技术@@@@的发展历程@@以及由此引发的当下对异构集成@@的关注@@。最后@@，本文也将介绍@@SK海力士@@的未来技术@@发展方向@@。
封装技术@@@@的意义和@@作用@@
首先@@，我们来看封装工艺@@的四项主要功能@@。第一也是最基本的@@，保护半导体芯片免受外部冲击或@@损坏@@。第二@@，将外部电源传输至芯片@@，以确保芯片的正常运行@@。第三@@，为芯片提供线路连接@@，以便执行信号输入@@和@@输出@@操作@@。第四@@，合理分配芯片产生的热量@@，以确保其稳定运行@@。近来@@，散热@@（Heat Dissipation）或@@热分配功能的重要性@@与@@日俱增@@。
封装的作用如图@@@@1所示@@。例如@@，系统所需功能范围与@@@@CMOS2（互补金属氧化物半导体@@）提供的功能范围之间存在显著差距@@，但可通过封装技术@@@@进行弥补@@。同样@@，系统所需容量@@（Density）和@@CMOS提供的容量@@之间也存在差距@@，而@@这一问题也可借助封装工艺@@加以解决@@，因为封装工艺@@可提升密度@@（Density-up）从而@@提高@@@@CMOS的容量@@。换句话说@@，封装技术@@@@充当着半导体器件@@（device）与@@系统之间的桥梁@@。因此@@，这种连接方法@@变得越来越重要@@。
2 CMOS（Complementary Metal Oxide Semiconductor, 互补金属氧化物半导体@@）：一种集成电路设计@@，应用于使用半导体技术@@的印刷电路板@@（PCB）。
图@@1. 存储器封装弥补了器件和@@系统之间的范围差距@@
封装技术@@@@发展的三个@@阶段@@：堆叠竞争@@、性能竞争@@、整合@@
封装技术@@@@的发展历程可以划分为三个@@主要时期@@。过去@@，一个@@封装中只包含一个@@裸片@@。因此@@，封装操作比较简单@@，也没有任何差异化因素@@，封装技术@@@@的附加价值较低@@。然而@@@@，到了@@20世纪初@@，随着向@@FBGA3（细间距@@球栅阵列@@）的转变@@，多芯片堆叠封装技术@@@@开始盛行@@。这一时期可以被称为@@“堆叠竞争@@时期@@”。由于可以将芯片相互堆叠@@，因此@@封装形式@@变得更加多样化@@，还根据存储器芯片的不同组合开发了各类衍生产品@@。MCP4（多芯片封装@@）也出现在这一时期@@@@，该技术@@可以将@@DRAM和@@NAND集成在同一封装中@@。
3 FBGA（Fine-pitch Ball Grid Array, 细间距@@球栅阵列@@）：一种基于球栅阵列技术@@的集成电路表面贴装型封装@@（芯片载体@@）形式@@。其触点更薄@@，主要用于系统级芯片设计@@。
4 MCP（Multi Chip Package, 多芯片封装@@）：通过在一个@@封装外壳内垂直堆叠两种或@@两种以上不同类型存储器半导体形成的产品@@。
第二@@个@@时期始于@@2010年@@之后@@，当时出现了一种利用芯片凸块@@（Bump）的互连@@（Interconnection）方法@@。因此@@，运行速度和@@器件属性裕度@@（Margin）发生了变化@@。这一时期可以称为@@“性能竞争@@时期@@”，因为在@@2010年@@之前@@，封装技术@@@@通常涉及金属线连接@@，而@@凸块的引入缩短了信号路径@@（Signal Path），提高@@了速度@@。同时@@，采用@@TSV5（硅通孔@@）技术@@的堆叠方法@@大幅增加了@@I/O（输入@@/输出@@）数量@@，可连接@@10246 个@@wide I/O，即使在低电压状态下也可实现高速运行@@。在性能竞争@@时期@@@@，芯片性能依据封装技术@@@@而@@异@@，这成为满足客户要求的重要因素@@。由于封装技术@@@@可能影响企业的成败@@，因此@@封装技术@@@@的价值持续增长@@。
第三@@也是最后@@一个@@时期始于@@2020年@@，是在先前所有封装技术@@@@的基础上发展起来的@@。这一时期可以被称为@@“整合@@时期@@”，需要借助技术@@将各类芯片集成到同一封装内@@，还需要在整合@@系统时将多个@@部分连接至同一模块@@。在这一时期@@，封装技术@@@@本身已成为一种系统解决方案@@，可为客户提供定制化的封装解决方案@@，来实现小批量生产@@。从这一点来说@@，封装技术@@@@将成为决定企业成败的关键因素@@。
5 TSV（Through-Silicon Via, 硅通孔@@）：一种在@@DRAM芯片内钻数千个@@细孔并通过垂直贯通的电极将上下两层的通孔连接在一起的互联技术@@@@。
6 1,024：标准@@DRAM最多包含@@64个@@I/O，而@@HBM3最多包含@@1024个@@wide I/O。
图@@2. 封装技术@@@@发展带来的变化@@
SK海力士@@封装技术@@@@的发展历程@@
直到堆叠竞争@@时期@@@@，SK海力士@@的封装技术@@@@@@并未表现出显著优势@@；而@@随着性能竞争@@时期@@的到来@@，SK海力士@@的封装技术@@@@@@开始在市场中崭露头角@@。CoC（芯片内建芯片@@）7技术@@表现尤为突出@@，这项技术@@将凸块互联@@ （Bump Interconnection）与@@引线键合@@@@（Wire Bonding）相结合@@，在提高@@运行速度和@@降低成本方面实现了突破@@。如今@@，该技术@@已专门应用于@@SK海力士@@高密度模块的生产和@@量产@@。SK海力士@@还开发了@@MR-MUF（批量回流模制底部填充@@）8技术@@并将其应用于@@HBM产品中@@。通过这项技术@@确保了@@HBM 10万多个@@微凸块互连的优良质量@@。此外@@，该封装技术@@@@还增加了散热@@凸块的数量@@@@，同时@@由于其采用@@具有高导热性的模制底部填充材料@@，与@@竞争产品相比@@具有更加出色的散热@@性能@@。这项技术@@的应用巩固了@@SK海力士@@在@@HBM市场的地位@@，并使@@SK海力士@@在@@HBM3市场占据领先地位@@。
7 CoC（Chip-on-Chip, 芯片内建芯片@@）：是指在不使用@@TSV（硅通孔@@）技术@@的情况下@@，以电气方式连接两个@@@@（或@@以上@@）die的封装技术@@@@@@。
8 MR-MUF（Mass Reflow Molded Underfill, 批量回流模制底部填充@@）：将半导体芯片贴附在电路上@@，并在堆叠芯片时使用@@“EMC (Epoxy Molding Compound, 液态环氧树脂模塑料@@”填充芯片之间或@@芯片与@@凸块之间间隙的工艺@@。截至目前@@，NCF技术@@已经用于该工艺@@。NCF是一种在@@芯片之间使用薄膜进行堆叠的方法@@@@。MR-MUF与@@NCF相比@@，导热率高出两倍左右@@，对工艺速度和@@良率都有很大影响@@。
在如今@@的融合时期@@，SK海力士@@正积极发展混合键合@@@@（Hybrid Bonding）技术@@，这种技术@@采用@@@@Cu-to-Cu（铜@@-铜@@）键合@@9替代焊接@@。此外@@，SK海力士@@也在研究采用@@@@Fan-out RDL（扇出型@@重新分配层@@@@）技术@@10等各种封装技术@@@@的方案@@。混合键合@@技术@@可以进一步缩小间距@@@@11，同时@@作为一种无间隙键合@@@@（Gapless Bonding）技术@@，在芯片堆叠时不使用焊接凸块@@（Solder Bump），因此@@在封装高度上更具优势@@。此外@@，扇出型@@RDL技术@@适用于多个@@平台@@，SK海力士@@计划将该技术@@用于芯粒@@@@（Chiplet）12技术@@为基础的集成封装@@。线间距@@@@（Line Pitch）和@@多层@@（Multi-Layer）是扇出型@@技术@@的关键组成部分@@，SK海力士@@计划到@@2025年@@将确保@@1微米以下或@@亚微米@@（Sub-micron）级水平的@@RDL技术@@。
9 Cu-to-Cu（Copper-to-Copper, 铜@@-铜@@）键合@@：封装工艺@@的一种混合键合@@方法@@@@，可在完全不使用凸块的情况下将间距@@缩小至@@10微米及以下@@。当需要将封装内的@@die相互连接时@@，可在此工艺中采用@@铜@@@@-铜@@直接连接的方法@@@@。
10 RDL（Redistribution Layer, 重新分配层@@）：集成电路上形成的额外金属布线层@@，旨在重新排列@@I/O焊盘@@，将焊盘@@重塑到所需位置@@，以便于在必要时操作焊盘@@@@。例如@@，芯片中心的凸块阵列可重新分配到靠近芯片边缘的位置@@。重新分配焊盘@@有助提高@@接触密度@@，并实现后续封装步骤@@。
11 间距@@：互连线之间中心到中心的最小距离@@
12 芯粒@@：该技术@@使用控制器或@@高速存储器等将芯片分开@@，并将它们作为单独晶圆进行制造@@，最后@@在封装工艺@@中对它们进行重新连接@@
图@@3. SK海力士@@最新封装技术@@@@@@
封装技术@@@@将成为提供整体系统解决方案的重要手段@@，其功能不再局限于原始的芯片保护和@@电源供应等功能@@。在不久的将来@@，各公司@@将依赖封装技术@@@@助力其成为半导体行业的领军者@@。几年@@前@@，东亚地区一家大型晶圆代工企业使用集成式扇出型@@@@（Integrated fan-out, InFO）封装技术@@@@建立起全新的系统级封装@@（System-in-Package, SiP）业务@@，同时@@扩大了晶圆代工销售业务@@范围@@。就像这家晶圆代工企业以生产控制器而@@闻名@@，SK海力士@@以生产@@HBM等高性能半导体存储器著称@@。SK海力士@@在@@整合@@时期@@进一步加强异构集成@@和@@扇出型@@@@RDL技术@@等先进封装技术@@@@@@。不仅作为存储器@@IDM（Integrated Device Manufacturer, 垂直集成制造@@）公司@@引领业界@@，进一步成为引领未来半导体储存器行业的@@“解决方案提供者@@（Solution Provider）”。
文章来源@@：SK海力士@@