本文转载自@@： 硬件十万个为@@什么微信公众号@@@@
1、DDR系统的三种电源@@@@
对于@@电源@@电压@@@@，DDR SDRAM系统要求三个电源@@@@，分别为@@@@VDDQ、VTT和@@VREF。
A、主电源@@@@VDD和@@VDDQ
主电源@@@@的要求是@@VDDQ=VDD，VDDQ是给@@IO buffer供电的@@电源@@@@，VDD是给@@内核供电@@。但是一般@@的使用中都是把@@VDDQ和@@VDD合成一个电源@@使用@@。
有的芯片还有专门的@@VDDL，是给@@DLL供电的@@，也和@@@@VDD使用同一电源@@即可@@。
电源@@设计时@@@@，需要考虑电压@@@@、电流@@是否满足要求@@。
电源@@的上@@电顺序和@@电源@@的上@@电时间@@，单调性等@@。
电源@@电压@@的要求一般@@在@@@@±5%以@@内@@。电流@@需要根@@据使用的不同芯片@@，及芯片个数等进行计算@@。由于@@DDR的电流@@一般@@都比较大@@，所以@@@@PCB设计时@@，如果有一个完整的电源@@平面铺到@@管脚上@@@@，是最理想的状态@@，并且@@@@在@@电源@@入口加大电容储能@@，每个管脚上@@加一个@@100nF~10nF的小电容滤波@@。
到@@了@@DDR5，电压@@将会从@@1.2V变到@@@@1.1V，下降了@@8.3%，这是几代@@DDR总线以@@来下降比例最少的一次@@。说明电子@@技术@@的发展@@，对于@@低@@功耗的设计难度越来越大@@。这么低@@的电压@@@@，其抗干扰设计就会更加的难@@。对于@@电源@@完整性和@@信号完整性的设计要求就越来越严苛@@。
B、参考电源@@@@Vref
参考电源@@@@Vref要求跟随@@VDDQ，并且@@@@Vref=VDDQ/2，所以@@@@可以@@使用电源@@芯片提供@@，也可以@@采用@@电阻分压的方式得到@@@@。由于@@Vref一般@@电流@@较小@@，在@@几个@@mA~几十@@mA的数量级@@，所以@@@@用电阻分压的方式@@，即节约成本@@，又能在@@布局上@@比较灵活@@，放置的离@@Vref管脚比较近@@，紧密的跟随@@VDDQ电压@@，所以@@@@建议使用此种方式@@。需要注意分压用的电阻在@@@@100Ω~10kΩ均可@@，需要使用@@1%精度的电阻@@。Vref参考电压@@的每个管脚上@@需要加@@10nF的电容@@滤波@@，并且@@@@每个分压电阻上@@也并联一个电容较好@@。
Vref此处的电流@@并不大@@，通过分压@@，可以@@选择阻值稍大的电阻@@。所以@@@@需要靠近芯片放置@@，放置走线过长@@，被其他大电流@@信号干扰@@。
C、用于匹配的电压@@@@VTT(Tracking Termination Voltage)
VDDQ是一种高@@电流@@电源@@@@DDR芯片的内核@@、I/O和@@存储器逻辑供电@@，而@@Vref是一种低@@电流@@@@、精确的参考电压@@@@，它在@@逻辑高@@电平@@（1）和@@逻辑低@@电平@@（0）之间提供一个阈值@@，以@@适应@@I/O电源@@电压@@的变@@化@@。通过提供一个适应电源@@电压@@的精确阈值@@，VREF实现了比固定阈值和@@终端和@@驱动正常变化情况下更大的噪声裕度@@。
VTT的作用是改善信号质量@@，最常见的规格是@@0.49到@@0.51倍@@VDDQ，VTT为@@匹配电阻上@@拉到@@的电源@@@@，VTT=VDDQ/2。
DDR的设计中@@，根@@据拓扑结构的不同@@，有的设计使用不到@@@@VTT，如控制器@@带的@@DDR器件比较少的情况下@@。如果使用@@VTT，则@@VTT的电流@@要求是比较大的@@，所以@@@@需要走线使用铜皮铺过去@@。并且@@@@VTT要求电源@@既可以@@吸电流@@@@，又可以@@灌电流@@才可以@@@@。一般@@情况下@@可以@@使用专门为@@@@DDR设计的产生@@VTT的电源@@芯片来满足要求@@。很多情况下@@，也采用上@@下@@拉电阻实现吸电流@@和@@灌电流@@的功能@@，即戴维南电路@@。
而@@且@@@@，每个拉到@@@@VTT的电阻旁一般@@放一个@@10nF~100nF的电容@@，整个@@VTT电路上@@需要有@@uF级大电容进行储能@@。
由于@@VTT电源@@必须在@@@@ 1/2 VDDQ提供和@@吸收电流@@@@@@，因此如果没有通过分流来允许电源@@吸收电流@@@@@@，那么就不能使用一个标准的开关电源@@@@。而@@且@@@@，由于@@连接到@@@@VTT的每条数据线都有较低@@的阻抗@@，因而@@电源@@就必须非常稳定@@。在@@这个电源@@中的任何噪声都会直接进入数据线@@。
VTT 被用来从@@DDR控制器@@IC中获取电压@@@@，给数据总线和@@地址总线提供电源@@@@,VTT不直接应用在@@@@DDR器件上@@@@，而@@是在@@系统电源@@上@@@@（VTT和@@终端电阻都被集成到@@@@ DDR CONTROLLER上@@），因此不需要在@@电路图中额外标出@@。它的值@@通常设定大致等于@@VREF的值@@（在@@VREF上@@下@@0.04V浮动@@），并且@@@@随着@@VREF的变@@ 化而@@变化@@。对于@@DDR1 SDRAM应用中的地址总线控制信号和@@数据总线信号都有端接电阻@@。需要一个没有任何的噪声或@@者电压@@变化的参考电压@@@@(VREF)，用作@@DDR SDRAM输入接收器@@，VREF也等于@@1/2 VDDQ。VREF的变@@化将会影响存储器的设置和@@保持时间@@。
2、为@@什么需要@@VTT
为@@了符合@@DDR的要求并保证最优的性能@@，VTT和@@VREF需要在@@电压@@@@、温度和@@噪声容限上@@进行严密的控制以@@便跟踪@@1/2 VDDQ。
在@@实际电路中@@，对于@@VREF的电压@@采取电阻分压的方式取得@@，如下图所示@@：
其中@@电容为@@去耦电容@@。
DDR颗粒的接收端比较特殊@@，它是一个差分放大器@@，其中@@的一个@@PIN脚连接@@Vref是固定@@，另一个@@PIN接在@@@@DDR控制器@@的发送端@@，发送端发送过来的信号@@，只要比@@Vref高@@，高@@过一定的门限@@，接受端就认为@@@@1，只要比@@Vref低@@，低@@于一定的门限@@，接收端就认为@@@@0。我们知道@@DDR的速率@@(电平的切换@@)是很快的@@，同时一个控制器@@会下挂很多颗粒@@，这就导致总线上@@的电流@@@@(电荷@@)来不及泄放和@@补充@@，这就需要将@@VTT在@@VOUT为@@高@@的时候@@，吸收电流@@@@，在@@VOUT为@@低@@的时候@@补充电流@@@@；
以@@DDR2为@@例@@，当@@VOUT为@@高@@电平的时候@@，VOUT＝1V8，VTT＝0V9，电流@@b向处于增加的趋势@@，当@@VOUT为@@0，VTT＝0V9，电流@@a向处于增加趋势@@；
一般@@DDR VTT的拓扑结构@@
3、VTT电源@@工作原理@@
其中@@VFB为@@电压@@反馈端@@，SW为@@电压@@输出端@@；
结合@@DDR拓扑图来看@@，当@@VOUT为@@低@@的时候@@，由于@@a方向的电流@@处于增大的趋势@@，电感@@L会产生临时反向电动势@@，来抑制电流@@变化@@，这样导致@@VTT电压@@变小@@，上@@管导通@@，来补偿这个电流@@@@，直至流经电感@@的电流@@等于新的电流@@@@；
当@@VOUT为@@高@@的时候@@，由于@@b方向的电流@@处于增大的趋势@@，电感@@L会产生临时的反向电动势@@，来抑制电流@@变化@@，这样导致@@VTT处的电源@@变大@@@@，进而@@导致@@Vsense变大@@，上@@管关闭@@，下管导通@@，吸收电流@@@@；
4、戴维南电路代替@@VTT
在@@一些设计中@@，在@@使用@@DDR颗粒的情况下@@，已经基本全部不使用@@VTT电源@@，全部采用电阻上@@下@@拉的戴维南电路@@（用上@@下@@拉电阻替代@@VTT电源@@），只有在@@使用@@内存条的情况下才使用@@VTT电源@@。需要进行信号完整性仿真之后@@，确定上@@下@@拉电阻的阻值@@。这个阻值一般@@比较小@@，虽然降低@@了设计复杂度@@，但是增大了整个@@系统的功耗@@。
一般@@情况下@@，DDR的数据线都是一驱一的拓扑结构@@@@，且@@DDR2和@@DDR3内部都有@@ODT做匹配@@，所以@@@@不需要拉到@@@@VTT做匹配@@即可得到@@较好的信号质量@@。DDR2的地址和@@控制信号线如果是多负载的情况下@@，会有一驱多@@，并且@@@@内部没有@@ODT，其拓扑结构为@@走@@T型的结构@@，所以@@@@常常需要使用@@@@VTT进行信号质量的匹配控制@@。DDR3可以@@采用@@Fly-by方式走线@@。
4、VTT电流@@预估@@
例如@@：VTT（0.6V）作为@@地址线@@/控制线@@（共@@25根@@）的上@@拉电源@@@@ ，上@@拉电阻@@39.2欧姆@@，最大电流@@计算公式@@：（0.6V/39.2）*25 = 0.38A。
最大电流@@就是所有信号同为@@高@@@@，或@@者同为@@低@@的时候@@@@，所有的信号线都是灌电流@@或@@者拉电流@@@@。如果有高@@有底@@，则@@会相互抵消@@，VTT的输出电流@@没有那么大@@。