本文转载自@@： 硬件十万个为什么@@微信公众号@@@@
由于@@电信号@@在@@@@PCB上传输@@，我们在@@PCB设计中可以把@@PCB走线@@认为是信号@@的@@通道@@。当这个通道的@@深度和@@宽度发生变化时@@@@，特别是一些突变时@@@@，都会产生反射@@。此时@@@@，一部分信号@@继续传播@@，一部分信号@@就可能反射@@。而我们在@@设计的@@过程中@@，一般都是控制@@PCB的@@宽度@@。所以@@，我们可以把信号@@走在@@PCB走线@@上@@，假想为河水流淌在河道里面@@。当河道的@@宽度@@发生突变时@@@@，河水遇到阻力自然会发生反射@@、旋涡等现象@@。
一样的@@@@，信号@@在@@PCB上走线@@当遇到@@PCB的@@阻抗突变了@@，信号@@也会发生反射@@。
我们以光的@@反射@@类比信号@@的@@反射@@。光的@@反射@@，指光在传播到不同物质时@@@@，在分界面上改变传播方向@@，返回原来物质中的@@现象@@。光在碰到介质界面时@@@@，其折射率和@@反射率由@@。光线在临界面上的@@反射率仅与介质的@@物理性能@@，光线的@@波长@@，以及入射角相关@@。同样的@@@@，信号@@/电磁波在传输过程中@@，一旦传输线瞬时@@阻抗发生变化@@，那么就将发生反射@@。信号@@的@@反射有@@一个参数叫作反射系数@@@@（ρ），计算公式如@@式@@。
式中@@，Z1为变化前的@@阻抗@@；Z2为变化后的@@阻抗@@。假设@@PCB线条的@@特性阻抗为@@50Ω，传输过程中遇到一个理想的@@@@100Ω的@@贴片电阻@@接地@@，那么反射系数@@运用公式计算得到@@：
信号@@有@@@@1/3被反射回源端@@。反射系数@@ρ计算公式的@@推导过程@@，此处不展开@@。
信号@@沿传输线向前传播时@@@@，每时@@每刻都会可能发生阻抗变化@@，如@@PCB走线@@宽度变化@@，PCB厚度变化@@，换层@@，电阻@@，电容@@，电感@@，过孔@@，PCB转角@@，接插件@@，器件管脚@@；这个阻抗可能是传输线本身的@@@@，也可能是中途或@@末端其他@@188足彩外围@@app 的@@。对于信号@@来说@@，它不会区分到底是什么@@，信号@@是否反射@@，只会根据阻抗而变化@@。如@@果阻抗是恒定的@@@@，那么他就会正常向前传播@@，只要阻抗发生了变化@@，不论是什么引起的@@@@，信号@@都会发生反射@@。
不管是@@COMS电路@@还是@@SSTL电路@@，抑或@@是射频电路@@@@，电路@@设计工程师希望整个传输链路阻抗都是一致的@@@@，最理想的@@情况就是源端@@、传输线和@@负载端都一样@@。但是@@实际总是事与愿违@@，因为发送端的@@芯片内阻通常会比较小@@，而传输线的@@阻抗又是@@50Ω，这就造成了不匹配@@，使信号@@发生反射@@。这种情况在并行总线和@@低速信号@@电路@@中常常出现@@，而通常对于高速@@SerDes电路@@而言@@，芯片内阻与差分传输线的@@阻抗是匹配的@@@@。
如@@果确实出现了阻抗不匹配@@，通常的@@做法是在芯片之外采用电阻@@端接@@匹配来实现阻抗一致性@@。常用的@@端接@@方式有@@源端端接@@@@@@、终端并联端接@@@@@@、戴维宁端接@@@@、RC 端接@@、差分端接@@等@@。那端接@@电阻@@要使用@@几颗@@？端接@@电阻@@怎么放置@@？阻值是选择多大呢@@？
1）点对点拓扑结构@@
在介绍端接@@之前@@，先了解下电路@@的@@拓扑结构@@。电路@@的@@拓扑是指电路@@中各个@@188足彩外围@@app 之间的@@连接关系@@。常见的@@电路@@拓扑结构包括点对点的@@拓扑@@、星型拓扑@@@@、T型拓扑@@、菊花链拓扑等@@，最简单的@@拓扑就是点对点拓扑结构@@的@@连接设计@@。点对点设计@@也是最常见的@@电路@@拓扑设计@@，尤其是在高速电路@@中几乎都是点对点的@@连接设计@@。点对点虽然简单@@，但是@@这种拓扑设计限制了带负载的@@数量@@。点对点设计@@，由于@@驱动端的@@内部阻抗与传输线的@@阻抗常常不匹配@@，很容易就会形成信号@@反射@@，使信号@@失真@@。这就是一个信号@@完整性问题@@。
如@@图所示@@是点对点的@@拓扑结构@@，由驱动端@@、传输线和@@接收端组成@@。
点对点无端接@@拓扑结构@@@@
在这个电路@@拓扑中@@，其接收端的@@信号@@波形如@@图所示@@@@。
点对点无端接@@的@@信号@@波形@@
从波形上分析@@，信号@@在@@高电平时@@稳定电压在@@1.8V，但是@@最大值达到了@@@@2.619V，有@@819mV的@@过冲@@；最小值达到了@@@@-731mV，低于@@0V达到了@@731mV。这种情况在电路@@设计中需要尽量避免@@，因为这么大的@@过冲@@很容易损毁芯片@@，即使不损毁@@，也存在可靠性的@@问题@@。所以@@，在设计中需要把过冲降低@@，尽量保证电压幅值在电路@@可接受的@@范围内@@，如@@此案例尽量保证满足@@1.8V+/-5%。这时@@就需要通过@@@@ 端接@@电阻@@来改善信号@@质量@@。
2）源端端接@@@@
源端端接@@@@设计也叫串联端接@@设计@@，是一种常用的@@端接@@设计@@。端接@@方式是只在芯片端出来之后添加一颗端接@@电阻@@@@，尽量靠近输出端@@。在此电路@@结构中@@，关键的@@是加多大阻值的@@电阻@@@@，需要根据电路@@的@@实际情况进行仿真或@@计算确认@@。计算的@@原则是源端阻抗@@Rs与所加端接@@电阻@@@@R0的@@值等于传输线的@@阻抗@@Z0。在前面的@@点对点拓扑结构@@中@@，加入端接@@电阻@@值@@为@@33Ω的@@R1，其电路@@拓扑结构如@@图所示@@@@@@。
源端端接@@@@拓扑结构@@@@
此时@@@@在接收端获得的@@信号@@波形如@@图所示@@@@。
源端端接@@@@后的@@波形@@
使用@@源端端接@@@@后@@，原本的@@存在的@@过冲@@已经基本消除@@，信号@@质量得到极大的@@改善@@。在加入源端端接@@@@电阻@@之后@@，信号@@的@@上升沿变缓@@，上升时@@间变长@@。
源端端接@@@@在电路@@匹配时@@@@，可以使电路@@匹配得非常好@@，但是@@并不是适合于每一种电路@@设计@@。源端端接@@@@有@@自身的@@一些特性@@，大致归纳如@@下@@。
（1）源端端接@@@@非常简单@@，只需要使用@@一颗电阻@@即可完成端接@@@@。
（2）当驱动端器件的@@输出阻抗与传输线特性阻抗不匹配时@@@@，使用@@源端端接@@@@在开始就可以使阻抗匹配@@；当电路@@不受终端阻抗影响时@@@@，非常适合使用@@源端端接@@@@@@；如@@果接收端存在反射现象@@，就不适合使用@@源端端接@@@@@@@@。
（3）适用于单一负载设计时@@的@@端接@@@@。
（4）当电路@@信号@@频率比较高时@@@@，或@@者信号@@上升时@@间比较短@@（特别是高频时@@钟信号@@@@）时@@，不适合使用@@源端端接@@@@@@。因为加入端接@@电阻@@后@@，会使电路@@的@@上升时@@间变长@@@@。
（5）合适的@@源端端接@@@@可以减少电磁干扰@@（EMI）辐射@@。
3）并联端接@@@@
并联端接@@@@即把端接@@电阻@@并联在链路中@@，一般把端接@@电阻@@在靠近信号@@接收端的@@位置@@，并联端接@@@@分为上拉电阻@@并联端接@@@@和@@下拉电阻@@@@并联端接@@@@@@。电路@@图如@@图@@32.5所示@@。
并联端接@@@@拓扑结构@@@@
端接@@电阻@@值@@R0与传输线的@@阻抗一致@@。使用@@并联端接@@@@后@@，其接收端的@@信号@@波形如@@图所示@@@@。
并联端接@@@@后的@@信号@@波形@@@@
从波形上分析@@，过冲基本被消除@@。上拉并联端接@@@@的@@波形低电平有@@很明显的@@上移@@，下拉并联端接@@@@的@@波形高电平有@@很明显的@@下移@@。不管是@@上拉并联端接@@@@还是下拉并联端接@@@@@@，信号@@波形的@@峰峰值都比使用@@源端端接@@@@时@@要小一些@@。
并联端接@@@@放在接收端@@，所以@@能很好地消除反射@@，使用@@的@@@@188足彩外围@@app 也只有@@电阻@@@@。
从电路@@结构就可以看出@@，即使电路@@保持在静态情况@@，并联端接@@@@依然会消耗电流@@，所以@@驱动的@@电流需求比较大@@，很多时@@候驱动端无法满足并联端接@@@@的@@设计@@，在特别是多负载时@@@@，驱动端更加难以满足并联端接@@@@需要消耗的@@电流@@。所以@@，一般并联端接@@@@不用于@@TTL和@@COMS电路@@。同时@@@@，由于@@幅值被降低@@，所以@@噪声容限也被降低@@了@@。
4）戴维宁端接@@@@
戴维宁端接@@@@就是使用@@两颗电阻@@组成分压电路@@@@，即用上拉电阻@@@@R1和@@下拉电阻@@@@R2构成端接@@@@，通过@@R1和@@R2吸收反射能量@@。戴维宁端接@@@@的@@等效电阻@@必须等于走线@@的@@特性阻抗@@。电路@@拓扑结构如@@图所示@@@@。
戴维宁端接@@@@拓扑结构@@@@
使用@@戴维宁端接@@@@后@@，其接收端的@@信号@@波形如@@图所示@@@@。
戴维宁端接@@@@后的@@信号@@波形@@@@
从上述信号@@波形分析@@，戴维宁端接@@@@匹配的@@效果也非常好@@，也基本能消除过冲的@@影响@@。
戴维宁端接@@@@方式@@，由于@@一直存在直流功耗@@，所以@@对电源的@@功耗要求比较多@@，也会降低源端的@@驱动能力@@。从信号@@接收端的@@波形可以看出@@，戴维宁端接@@@@的@@幅度降低了@@，所以@@噪声容限也被降低@@。同时@@@@，戴维宁端接@@@@需要使用@@两颗分压电阻@@@@，电阻@@的@@选型也相对比较麻烦@@，使很多电路@@设计工程师在使用@@这类端接@@时@@总是非常谨慎@@。
DDR2和@@DDR3的@@数据和@@数据选通信号@@网@@络的@@@@ODT端接@@电路@@就采用了戴维宁端接@@@@@@。
5）RC端接@@
RC端接@@在并联下拉端接@@的@@电阻@@下面增加一颗电容@@@@，并下拉到地@@，所以@@RC端接@@是由一颗电阻@@和@@一颗电容@@组成的@@端接@@@@。RC端接@@也可以看作是一种并联端接@@@@@@。电阻@@值的@@大小等于传输线的@@阻抗@@，电容@@值通常取值比较小@@。RC端接@@电路@@的@@拓扑如@@图所示@@@@。
RC端接@@拓扑结构@@
使用@@RC端接@@后@@，其接收端的@@信号@@波形如@@图所示@@@@。
RC端接@@后@@的@@信号@@波形@@
从接收端的@@波形分析@@，RC端接@@也使过冲基本被消除@@了@@。RC端接@@能非常好的@@消除源端带来的@@反射影响@@，但是@@RC电路@@也有@@可能导致新的@@反射@@。由于@@RC端接@@电路@@中有@@电容@@存在@@，所以@@电路@@静态时@@的@@直流功耗非常小@@。
信号@@波形的@@低电平电压提升了很多@@，所以@@RC端接@@后@@电路@@的@@噪声容限被降低@@。RC端接@@后@@，由于@@引入了@@RC延时@@电路@@@@，所以@@信号@@波形边沿也明显的@@变缓慢@@，其变化程度与@@RC端接@@的@@电阻@@值和@@电容@@值有@@直接关系@@。所以@@，RC端接@@并不适合非常高速的@@信号@@及时@@钟电路@@的@@端接@@@@。同时@@@@，RC端接@@方式需要使用@@电阻@@和@@电容@@两颗器件@@。
从上面分析的@@几种电阻@@端接@@类型来看@@，基本都能达到电路@@匹配端接@@的@@效果@@，使信号@@在@@传递过程中保持信号@@不失真@@，即满足信号@@完整性的@@设计要求@@。对于电子@@产品设计而言@@，这是一个系统工程@@，其中涉及各个方面@@，包括信号@@完整性设计与电源完整性@@，也包括电磁兼容性@@、电路@@可靠性@@、可加工性@@、成本等@@。那么在使用@@电阻@@端接@@来解决反射问题时@@@@，也要考虑到这些方面的@@原因@@。在实际项目的@@应用中@@，就需要根据项目工程的@@应用选择电阻@@端接@@的@@类型@@。
总而言之@@，从电气性能的@@角度来讲@@，电阻@@端接@@匹配不仅仅可以改善信号@@质量@@，还可以用于控制信号@@边沿变化的@@速率@@，即控制信号@@的@@上升时@@间@@；也可以改变信号@@电平的@@类型@@，即起到转换的@@作用@@。
本文是由信号@@完整性专家@@ 蒋修国撰写@@，收录在@@《硬件十万个为什么@@——无源器件篇@@》