只有使用正确的@@@@PCB叠层@@@@进行构建@@，高速设计才能成功运行@@。您的@@叠层@@@@必须正确布置电源和@@接地层@@@@，为信号分配足够的@@层@@@@，并且所有材料组和@@铜选择均能以适当的@@规模和@@成本制造@@。如果设计人员能够获得正确的@@叠层@@@@@@，那么在确保信号完整性的@@情况下布线就会容易得多@@，并且可以抑制或@@防止许多更简单的@@@@EMI问题@@。
为了帮助设计人员更快地设计和@@构建支持@@所需布线和@@信号完整性的@@高速叠层@@@@@@，我们为不同类别的@@高速叠层@@@@编译了重要资源@@。
低@@层@@数叠层@@@@@@
更简单的@@高速@@PCB将从@@4层@@电路板开始@@。我坚定认为@@，2层@@电路板不应该用于支持@@阻抗控制的@@高速数字接口的@@设计@@，因为其无法保证信号完整性或@@噪声控制@@。任何设计专业人士均认同这一点@@。
可以支持@@高速信号的@@三种主要类型的@@@@4层@@PCB叠层@@@@如下所示@@。在这些@@叠层@@@@中@@，选项@@1可以说是最佳选择@@，因为它提供了最大的@@布线灵活性@@，并且可以用作双面电路板@@。选项@@2也可用于双面放置@@，但它限制了信号的@@布线位置@@，因为内层@@可能存在串扰@@。选项@@3适用于有高功率需求@@，但只能在一层@@上布线高速信号@@；被动@@188足彩外围@@app 或@@机械@@188足彩外围@@app 仍可以放置在背面层@@上@@。
可支持@@高速布线的@@@@4层@@PCB叠层@@@@示例@@
如果需要将低@@速信号放入内层@@等更高的@@信号数@@，则下一步是将选项@@@@1扩展到更高的@@层@@数@@。这将从@@一个@@6层@@叠层@@@@开始@@，其中一个专用电源层@@和@@一个信号层@@被添加到上面选项@@@@1所示的@@叠层@@@@中@@。此叠层@@@@之所以有用@@，有两个原因@@：
可以使用相同的@@步骤将叠层@@@@扩展到具有高速信号的@@@@8层@@或@@更多层@@@@；下一节将讨论这种类型的@@@@PCB叠层@@@@。
适中层@@数@@
在某些时候@@，电路板叠层@@@@会变得非常厚@@，以至于@@PCB的@@总厚度会大于标准值@@@@。就制造方面而言@@，这不是问题@@@@；标准层@@压过程@@可以处理超出标准厚度值@@并达到数毫米厚度的@@板@@。如果您的@@目标是薄板@@，那么您将需要更薄的@@层@@@@；选项@@是增强型@@PTFE层@@压板@@（将在下文讨论@@）或@@直接转向@@HDI过程@@。
适中层@@数@@的@@电路板@@（约@@8层@@以上@@）往往会将多个平面层@@分配给电源@@，并具有额外的@@信号层@@@@。对于适中层@@数@@的@@电路板@@@@，很少会有简单的@@指南可以帮助抑制@@EMI并确保电源完整性@@：
这些@@指南可能会导致您在设计中添加几个额外的@@层@@@@，但优势是噪声控制@@、电源完整性和@@信号完整性要好得多@@。
将层@@分组到更高层@@数的@@策略@@
更多高级叠层@@@@@@
在高速@@PCB设计的@@背景下@@，“更先进@@”的@@想法可能意味着很多事情@@。在高速@@数字设计中@@，它在层@@选择和@@排列方面可能有两种可能的@@含义@@：
换句话说@@，您可以拥有非常薄的@@信号层@@@@（例如@@4密耳@@）和@@低@@层@@数的@@玻璃增强型@@FR4，或@@者您可以拥有非常高的@@层@@数@@，从而迫使采用薄层@@和@@可能的@@替代材料@@。
这些@@PCB高速叠层@@@@设计的@@考量重点是@@188足彩外围@@app 所需的@@线宽和@@可制造性@@，而不仅仅是叠层@@@@的@@@@Dk和@@Df值@@。在某些情况下@@，信号层@@需要使用低@@@@Dk、低@@Df的@@层@@压板@@@@，但并不只是因为损耗较低@@@@。在这些@@设计中@@，可制造性和@@信号完整性至高无上@@，薄层@@压板@@可以解决具有高层@@数和@@@@/或@@薄信号层@@的@@高速叠层@@@@中的@@许多挑战@@。如今@@，较薄电路板的@@主要选择是增强型@@PTFE层@@压板@@，其厚度可低@@于@@4密耳@@，从而无需转向最先进的@@工艺或@@@@HDI过程@@。
文章来源@@：Altium