前言@@
Chiplet多芯片系统@@将多个裸芯片集成在@@单个封装中@@，这对于@@系统架构的@@设计@@来说增加了新的@@维度和@@复杂性@@，多芯片系统@@的@@设计@@贯穿着系统级协同设计分析@@方法@@。
在@@系统定义和@@规划时@@，虚拟原型@@可以用来分析@@架构设计决策可能产生的@@影响@@，将系统的@@功能@@性和@@非功能@@性要求转化为系统的@@物理硬件属性@@，包括@@裸片的@@目标工艺@@、面积@@大小以及不同组成芯片的@@组装要求等@@@@。根据不同的@@解决方案@@，选择@@不同的@@@@chiplets和@@堆叠架构@@，进行早期的@@分析@@驱动的@@架构探索@@和@@优化迭代@@，包括@@电气可靠性@@、散热@@、良率分析@@@@、应力分析@@等@@@@等@@@@。从而可以基于目标系统的@@指标定义@@，确定系统的@@瓶颈所在@@@@——性能@@、功耗@@、存储容量@@/带宽@@、面积@@/体积@@、成本以及上市时间等@@@@，逐步建立和@@完善各类分析@@模型@@，使得整个系统最终定型@@。
芯和@@半导体@@的@@@@3DIC Compiler（以下简称@@“3DICC”）设计平台@@，全面支持@@chiplet多芯片系统@@2.5D/3D集成设计和@@仿真@@。本文介绍如@@何在@@@@@@3DICC设计平台@@实现基于虚拟原型@@实现多芯片架构探索@@@@。整个流程包含@@chiplets虚拟原型@@和@@顶层创建@@@@、布局@@堆叠规划@@、Bump/TSV设计规划@@、PG网@@络@@规划和@@系统早期@@EMIR&Thermal分析@@等@@@@。
案例介绍@@
图@@1：多芯片系统@@3D架构探索@@、布局@@、分析@@和@@迭代@@
1. Chiplets虚拟原型@@和@@顶层创建@@@@
创建@@chiplets虚拟原型@@，包含长宽尺寸和@@信号接口规划@@。
图@@ 2 ：虚拟芯片原型创建@@@@
创建@@虚拟顶层网@@表@@，建立芯片间互连关系@@，包含多芯片系统@@的@@所有实例和@@互连@@，但不会产生用于生产制造的@@实际@@GDS。
图@@3：虚拟顶层网@@表创建@@@@
2. 布局@@堆叠规划@@
Chiplet多芯片系统@@架构和@@布局@@规划有诸多因素需要考量@@，如@@chiplets和@@IP选择@@、接口协议和@@类型@@、裸片是并排放置还是垂直堆叠等@@等@@@@，选择@@的@@确定取决于目标应用在@@功耗@@@@、性能@@、功能@@、成本和@@散热@@等@@方面的@@要求@@。
3DICC对于@@系统的@@架构布局@@支持多种芯片堆叠方式@@，如@@face-to-face、face-to-back等@@，在@@布局@@探索过程中@@，这些都可以从@@2D和@@3D的@@视图@@进行交互式设计@@，快捷直观@@。
图@@4：堆叠布局@@探索@@
3.Bump/TSV设计规划@@
在@@chiplets的@@架构探索@@和@@设计阶段@@，需要完成系统级@@Floorplan和@@各个层次的@@@@bump planning。
对于@@ubump、TSV、C4 bump的@@设计@@，3DICC支持多种规划方式@@，包括@@CSV、Excel表格以及图@@形界面阵列@@设计等@@@@，可以根据实际的@@设计@@条件和@@需求@@，选择@@适合的@@方式进行@@。例如@@@@：
Die1：已有@@Excel表格类型@@IO信息@@，导入@@文件自动创建@@@@。
图@@ 5：导入@@excel格式@@的@@@@bump map
Die2：已有@@CSV格式@@IO信息@@，导入@@文件自动创建@@@@。
图@@6：FanOut设计顶层创建@@@@
Die3：只有@@IO信号列表@@，可以设定区域和@@@@@@pattern创建@@，也可以由工具基于信号接口关系自动分布创建@@@@。
图@@7：设定区域和@@@@pattern创建@@bump阵列@@
图@@8：工具自动分布创建@@@@bump阵列@@
4.PG网@@络@@规划和@@系统早期@@EMIR&Thermal分析@@
3DICC可以快速建立不同类型和@@@@pattern的@@PG网@@络@@，用于支持原型阶段的@@@@EMIR和@@Thermal建模分析@@@@。这些结果为@@PG网@@络@@、bump/TSV阵列@@、芯片热功耗@@@@、芯片堆叠方式等@@设计选择@@确定提供了必要的@@数据支持@@，推进架构探索@@设计迭代优化@@。
图@@9：PG网@@络@@实现@@
图@@10：EMIR&Thermal分析@@示例@@
总结@@
与单片系统相比@@，chiplet多芯片系统@@在@@架构定义阶段@@，必须通过功能@@架构@@、物理架构的@@协同假设和@@优化@@，从整个系统的@@角度进行设计和@@验证@@，问题越早发现@@，就越有可能做出有影响力的@@改变来优化整个系统@@。通常来说@@，有价值的@@设计@@数据通常要到设计流程的@@后期才能获得@@，而借助虚拟原型@@技术@@@@，开发者可以更好地掌控功耗@@和@@性能@@@@，同时仍可以在@@设计过程中做出修正和@@优化@@，从而规划出系统的@@理想蓝图@@@@。
3DIC Compiler提供的@@基于虚拟原型@@实现多芯片架构探索@@@@，对于@@多芯片系统@@的@@可行性@@、可优化性和@@可实现性等@@方面提供了有效且高效的@@功能@@支持@@。
文章来源@@：芯和@@半导体@@