2018 年@@，汽车行业@@“缺芯@@”潮来得猝不及防@@，而@@后波及所有电子@@元器件品类@@，自此汽车电子@@@@“一芯难求@@”成为@@街头巷尾热议的@@话题@@。今天@@，我们看到经过几年@@的@@上游扩产@@，叠加近期汽车终端市场的@@不景气因素@@，缺芯@@现象得到明显缓解@@，仅剩下少部分主控芯片@@依旧维持长交付周期的@@状态@@。
汽车电动化@@、智能化下的@@增量市场相当@@可观@@
回顾过去@@，真的@@只是@@电子@@供应链市场周期性波动带来的@@@@“缺芯@@”问题吗@@？回答是@@否定的@@@@，究其@@最深层的@@原因@@，还是@@汽车电动化@@@@、智能化趋势下电子@@电气架构变革带来的@@增量市场上升速度太快@@，导致车规级@@芯片@@市场供不应求@@，从@@而@@产生@@“缺芯@@+涨价@@”的@@应激反应@@。
汽车芯片@@主要分为@@功能芯片@@@@、功率器件和@@传感器三大类@@。在@@传统燃油车中@@@@，平均芯片@@搭载@@量约为@@@@ 500-600 颗@@/辆@@，而@@随着前面提到的@@汽车电动化@@@@、智能化的@@演进@@，平均芯片@@搭载@@量已提升至@@@@ 1000 颗@@/辆@@，在@@新能源车中@@更是@@超过了@@ 2000 颗@@/辆@@，未来随着电车智能化的@@升级@@@@，还有望提升至@@@@ 3000 颗@@/辆@@，甚至@@更多@@。
商业价值最大化@@，L2/L2+是@@短期内的@@行业共识@@
作为@@@@汽车智能化的@@核心@@，近年@@来自动驾驶@@技术@@的@@发展非常迅速@@。当@@前@@，部分汽车厂商已经推出了具备@@@@ L2 级@@别自动驾驶@@功能的@@车型@@，比如@@特斯拉@@ ModelS、广汽新能源@@ AionS、小鹏@@ G3、蔚来@@ ES8、一汽大众探岳@@、长安@@ CS75、WEYVV6、吉利缤瑞等@@@@。
那么@@，到底什么是@@@@ L2 级@@别自动驾驶@@呢@@？事实上@@，市面上有两套自动驾驶@@分级@@标准@@@@，分别是@@@@ 2014 年@@国际汽车工程师学会@@（SAE）首发的@@@@《SAE J3016 推荐实践@@：道路机动车辆@@驾驶自动化系统相关术语的@@分类和@@定义@@》，简称@@《SAE 驾驶自动化分级@@@@》；以及@@ 2021 年@@我国国家市场监督管理总局出台的@@@@《汽车驾驶自动化分级@@@@@@》国家标准@@@@（标准@@号@@：GB/T 40429-2021）。两者的@@区别在@@于国家市场监督管理总局@@、国家标准@@@@化管理委员会将@@@@ L1 至@@ L2 级@@别统称为@@辅助驾驶@@，L3 至@@ L5 级@@别统则称为@@自动驾驶@@@@。下面@@，我们以国际标准@@为@@例@@来具体介绍一下@@。
在@@《SAE 驾驶自动化分级@@@@》标准@@中@@@@，自动驾驶@@被分为@@@@ L0 级@@~L5 级@@：
L0 级@@：无自动化@@，纯人工驾驶@@；
L1 级@@：驾驶支持@@，以人工操控为@@主@@，系统提供@@适时辅助@@，常配有制动防抱死系统@@、车身电子@@稳定系统等@@@@；
L2 级@@：部分自动化@@，虽然自动驾驶@@系统能够完成某些驾驶任务@@，但驾驶者仍需专心于路况@@，当@@系统出现差错时需要人为@@进行纠正@@，常配有自适应巡航系统@@、主动车道保持系统@@、自动刹车辅助系统和@@自动泊车系统等@@@@；
L3 级@@：有条件自动化@@，某些特定场景下的@@自动驾驶@@@@，车辆@@自动驾驶@@系统的@@优先级@@高于驾驶员@@，但是@@驾驶员可以通过紧急按钮随时取得车辆@@的@@控制权@@，如交通拥堵路段的@@自动跟车行驶@@、远程倒车入库等@@@@，以在@@公用路面上完成@@ L3 级@@别的@@自动驾驶@@车辆@@奥迪@@ A8 为@@例@@，其@@搭载@@了@@ 24 个感应器和@@@@ 41 种驾驶輔助系统软件@@；
L4 级@@：高度自动化@@，在@@规定的@@道路和@@环境中@@@@，车辆@@自动驾驶@@系统能够自主完成所有的@@驾驶操作@@，具备@@完全处@@理紧急情况的@@能力@@，驾驶员可以做自己想做的@@事情@@，如果@@出了事@@，责任将@@全部归属厂商@@，方向盘@@、油门@@、刹车等@@装置也或@@被取消@@；
L5 级@@：完全自动化@@，在@@所有道路和@@条件下@@，自动驾驶@@系统都能够完成驾驶任务@@，应对任何工况@@，驾驶员全程无需干预@@，此时@@也不再有驾驶舱的@@概念@@，汽车更像是@@一个智能机器人@@。
事实上@@，在@@ 2022 年@@之前@@，全球汽车产业链上的@@企业对目标场景并没有那么@@清晰@@，所以总希望通过算力抬升来实现硬件冗余@@，而@@今天@@当@@自动驾驶@@往高阶发展@@，从@@ L2 开始逼近@@ L3，甚至@@再往上走@@，技术@@和@@产品批量落地面临的@@最大挑战是@@需求侧的@@承受能力@@，这正在@@倒逼车厂进行新一轮的@@成本管控下的@@系统优化@@。通过实践证明@@，这两年@@@@ L2、L2+级@@别的@@自动驾驶@@将@@成为@@车厂标配@@，这一趋势已形成行业共识@@。
自动驾驶@@技术@@演进下@@，“大芯片@@@@”成为@@标配@@
随着自动驾驶@@技术@@的@@不断演进@@，不仅车载芯片@@的@@数量在@@逐步增加@@，在@@跨域集中@@式和@@中@@央计算式架构中@@@@，大芯片@@@@正在@@成为@@标配@@@@，芯片@@设计@@的@@复杂性急剧升高@@。
2014 年@@~2018 年@@间仍以分布式@@ E/E 架构为@@主@@，跨域集中@@式架构刚起步@@，主流玩家@@ Mobileye、英伟达和@@瑞萨@@、TI 等@@传统@@ MCU 厂商的@@上车智驾芯片@@算力大都在@@@@ 10TOPS 以下@@，如牢牢占据@@ L1~L2 级@@别视觉@@ ADAS 芯片@@市场的@@@@ Mobileye EyeQ3/Q4 的@@算力仅为@@@@ 0.256TOPS 和@@ 2.5TOPS。
不过也有特殊的@@@@，比如@@ 2016 年@@搭载@@于特斯拉@@ HW2.0 平台的@@英伟达@@ Tegra Parker SoC 算力就提高@@到了@@ 24TOPS，同时@@把@@ GPU 路线的@@自动驾驶@@@@ SoC 正式推向市场@@。
2019 年@@~2023 年@@间跨域集中@@式架构发展提速@@，英伟达开始引领高算力市场@@，相关电子@@供应链结构同步发生转变@@，除了英伟达外@@，特斯拉自研@@ FSD 芯片@@崛起@@，国产品牌地平线@@@@、黑芝麻@@、芯驰等@@抓住国产替代窗口开始发力@@。此时@@，智驾芯片@@面向应用@@场景和@@汽车终端产品定位出现算力需求分化@@，行业形成共识@@，L2/L2+级@@别自动驾驶@@在@@短期内更具商业落地价值@@，纷纷发力抢占市场@@。
值得一提的@@是@@@@，在@@ L2/L2+级@@别的@@中@@高算力自动驾驶@@市场中@@@@，算力需求已经达到了@@ 30 TOPS~1000 TOPS 这个范围@@，比如@@ 2020 年@@英伟达发布的@@针对@@ L2 级@@别市场的@@@@ Xavier 芯片@@，已上车小鹏@@@@ P7/P5 等@@车型@@，算力为@@@@ 30TOPS；2022 年@@地平线@@发布的@@@@ J5 芯片@@，已上车理想@@、比亚迪@@、蔚来@@旗下阿尔卑斯@@、哪吒等@@车型@@@@，算力为@@@@ 128TOPS；同年@@英伟达又针对@@ L2+级@@别高阶辅助驾驶车型推出@@ Orin 芯片@@，成为@@主机厂合作的@@王者@@，算力为@@@@ 256TOPS。根据业内人士反馈@@，Orin 芯片@@的@@出现给@@ Mobileye、地平线@@、高通@@、黑芝麻@@智能@@、寒武纪等@@自动驾驶@@芯片@@企业带来了空前压力@@。
EDA 正在@@助力汽车芯片@@厂商实现性能和@@先发优势@@
对于这些大芯片@@@@设计@@厂商而@@言@@，如何缩减上市时间取得先发优势@@，在@@提高@@算力@@、安全等@@级@@的@@同时@@@@，改善芯片@@的@@@@ PPA（功耗@@、性能和@@面积@@），成为@@共同的@@追求目标@@。
传统的@@@@ EDA 工具@@常使用@@“经验@@法则@@”，需要设计@@人员根据直觉和@@经验@@进行优化@@，这种建模和@@仿真技术@@存在@@很多局限性@@，包括@@：无法从@@以前的@@设计@@中@@汲取经验@@@@，导致生产力受限且设计@@不够准确@@；多次@@迭代导致设计@@时间增加@@；HLS 通常需要更多的@@时间来完成综合@@；布局和@@布线取决于设计@@师的@@预测@@/经验@@，会增加运行时间@@；就时间和@@资源而@@言@@，制造成本高昂等@@@@。与@@此同时@@@@，车规级@@芯片@@的@@质量在@@很大程度上取决于底层半导体技术@@和@@设计@@规则@@，因此@@对@@ EDA 又提出了更高的@@要求@@。
所以对于一颗@@车规级@@大芯片@@@@而@@言@@，为@@了确保设计@@的@@正确性@@，必须在@@生产制造前进行大规模的@@仿真和@@验证@@，而@@芯片@@的@@算力规模越大@@、集成度越高@@，仿真验证的@@过程就会越复杂@@，设计@@人员需要更快地实现收敛和@@验证@@，来降低成本并提高@@结果质量@@。同时@@，传统的@@@@随机@@/自动测试模式生成@@（ATPG）方案在@@故障@@覆盖率方面已经不能满足实际需求@@。因此@@，将@@ AI 和@@ EDA 融合是@@大势所趋@@。
Cadence 作为@@@@ EDA 领域的@@深耕者和@@领导者@@，可以提供@@汽车智能设计@@所需的@@全部@@ EDA 工具@@、设计@@流程等@@@@，帮助工程师加速自动驾驶@@设计@@@@。同时@@，通过将@@@@ AI/ML 功能融入现有的@@@@ EDA 工具@@中@@@@，能够从@@手动到完全自动化@@不同等@@级@@产生更好@@、更可预测的@@结果@@，助力汽车厂商利用多学科分析和@@优化@@（MDAO）技术@@提高@@整体设计@@@@，从@@而@@实现更快速@@、更优质的@@结果@@，系统的@@精确行为@@建模也提高@@了产品保真度和@@安全性@@。
下面@@介绍两个@@ Cadence 在@@自动驾驶@@中@@所提供@@的@@典型解决方案@@——Cadence Tensilica 处@@理器@@ IP、Xcelium ML。
Cadence Tensilica 处@@理器@@ IP
Tensilica 处@@理器@@ IP 是@@ Cadence 根据应用@@需求量身定制的@@差异化处@@理器@@系列@@ IP，可满足各类@@ ADAS 硬件加速平台需求@@，其@@ DSP 内核@@ Tensilica ConnX 支持用于@@ L2 级@@别自动驾驶@@下@@ ADAS 的@@激光雷达@@、毫米波雷达中@@的@@高性能数据处@@理@@，提供@@性能@@、功耗@@和@@面积的@@理想组合@@，同时@@其@@@@ DSP 处@@理器@@ Tensilica Vision 与@@ Tensilica Al 处@@理器@@的@@集成可轻松实现视觉传感器数据处@@理@@。
对于汽车芯片@@厂商来说@@，在@@将@@@@ Tensilica DSP 产品集成到系统级@@芯片@@的@@同时@@@@，可以快速@@、轻松地进行软硬件划分的@@探索分析@@，满足将@@来算法的@@演进同时@@大大降低@@ CPU，GPU 和@@ AI 处@@理器@@的@@负载@@。同时@@使用@@ Tensilica Instruction Extension（TIE）语言自动生成处@@理器@@扩展和@@与@@之匹配的@@软件工具@@@@，并创建特定领域的@@差异化解决方案@@。
值得一提的@@是@@@@，搭载@@ FlexLock 的@@ Tensilica Xtensa 处@@理器@@现已通过车规级@@安全认证@@，完全符合汽车安全完整性等@@级@@@@ D 标准@@，提供@@ ASIL D 系统级@@和@@@@ ASIL D 随机故障@@防护@@，适用于功能安全@@（FuSa）应用@@，可以帮助更多大芯片@@@@设计@@厂商将@@安全模块集成到@@ SoC 中@@，减少模块设计@@和@@验证时间@@，增加产品先发优势@@。
以汽车雷达模块中@@的@@@@ SoC 为@@例@@，其@@通常由多个处@@理@@188足彩外围@@app 组成@@，包括@@控制器@@ CPU 和@@一个或@@多个@@ DSP 等@@。当@@ SoC 中@@的@@晶体管出现随机故障@@时@@，包括@@晶体管或@@其@@他物理@@188足彩外围@@app 磨损并卡在@@逻辑@@“0”或@@“1”处@@，由于@@ α 粒子引起的@@静态故障@@导致内存位从@@@@“0”翻转为@@@@“1”等@@永久性故障@@@@，或@@是@@由@@ SoC 中@@的@@信号串扰等@@噪声引起的@@瞬态故障@@等@@@@，这些故障@@都可能发生在@@与@@处@@理器@@紧密耦合的@@逻辑门或@@存储器中@@的@@处@@理@@188足彩外围@@app 中@@，最终造成安全问题@@。
因此@@，系统设计@@人员必须设定一个安全目标@@，即@@ DSP 中@@的@@随机故障@@不得导致车道标记等@@物体检测失败@@。该安全目标将@@指导设计@@人员采取适当@@的@@安全机制@@，以便在@@检测到随机故障@@时@@，安全控制器会收到通知并可以采取措施@@，例如重新初始化@@ DSP 等@@。如果@@ DSP 已经进行处@@理@@，则安全控制器负责采取措施确保在@@@@ DSP 重新初始化之前@@/期间达到安全状态@@。
在@@这种设计@@中@@@@，位于@@“安全岛@@”中@@的@@安全控制器可以起到安全关键决策的@@作用@@。当@@然@@，控制器也可能会出现随机故障@@@@，如果@@控制器检测到@@ DSP 故障@@，但控制器采取了错误的@@操作来响应该故障@@@@，从@@而@@使系统处@@于不安全状态@@，这类故障@@可能会产生严重后果@@，这种情况下设计@@人员就需要采用冗余的@@设计@@方法@@，让两个控制器同步运行@@，来大大降低此类事件发生的@@可能性@@。
综上@@，为@@了实现系统级@@别的@@安全目标@@，像雷达模块中@@的@@@@ SoC 这样的@@处@@理器@@设计@@是@@非常复杂的@@@@，所以芯片@@设计@@企业通常会向可靠的@@第三方购买@@ IP，来简化设计@@流程@@，提高@@流片的@@成功率@@，而@@ Tensilica 处@@理器@@ IP 是@@个不错的@@选择@@。
Xcelium ML
Xcelium Logic Simulation 是@@ Cadence 为@@ IP 和@@系统级@@芯片@@@@验证收敛提供@@的@@一款高速的@@仿真器@@，可为@@@@ SystemVerilog、VHDL、SystemC®、e、UVM、混合信号@@、低功耗@@和@@@@ X 态传播@@（X-propagation）提供@@业内优异的@@核心引擎性能@@，从@@而@@加快验证吞吐量@@。
其@@中@@@@，Xcelium Machine Learning（ML）App 利用专有的@@机器学习技术@@来缩短回归时间@@，可从@@以往的@@回归运行中@@学习并指导@@ Xcelium 随机引擎@@，在@@实现@@相同覆盖率的@@前提下@@大幅度减少仿真回归周期@@，或@@者产生特定覆盖点的@@激励触发更多的@@@@ bug来提高@@验证质量@@。
同时@@，Cadence 对特定领域还提供@@了相应的@@@@ App，包括@@混合信号@@@@、基于机器学习的@@测试压缩和@@功能安全@@，可以帮助汽车芯片@@设计@@团队尽早实现对@@ IP 和@@系统级@@芯片@@@@（SoC）设计@@的@@验证收敛@@，非常适合@@ Level 2+ 级@@以上@@ SoC 设计@@。
瑞萨电子@@汽车@@ SoC 业务部杰出工程师@@ Tatsuya Kamei 对此表示@@：“将@@ Xcelium Machine Learning（ML）App 纳入验证流程@@，有助于我们在@@紧迫的@@期限内@@，通过更少的@@回归测试来加速完成覆盖率的@@收敛任务@@，同时@@最大限度地提高@@验证性能和@@整体验证效率@@。”
而@@在@@这段表述的@@背后@@，是@@瑞萨电子@@借助@@ Verisium AI-Driven 验证平台@@，整体调试效率提高@@了@@ 6 倍@@，整体随机验证回归缩短了@@ 66%；以及@@依托@@ Xcelium ML App，实现了回归用例@@ 2.2 倍@@压缩和@@@@ 100% 覆盖率收敛的@@事实@@。
此外值得一提的@@是@@@@@@，瑞萨电子@@在@@不断使用机器学习进行回归迭代过程中@@@@，在@@实现@@ 100% 覆盖率的@@前提下@@，将@@工作量减少了@@ 3.6 倍@@。
瑞萨电子@@利用机器学习大大减少回归运行次@@数@@（从@@ 3774 次@@减少到@@ 1168 次@@），成功在@@规定时间内实现产品上市@@。除了节省资源@@、时间和@@加速覆盖率收敛外@@，Xcelium ML Apps 还为@@瑞萨电子@@节省了约@@ 27 个工时@@。
写在@@最后@@
汽车产业的@@变革还在@@继续@@，芯片@@和@@电子@@系统的@@重要性只会越来越高@@。不可否认的@@是@@@@，在@@克服未知挑战的@@路上缺少不了整个产业链的@@通力合作@@，而@@ EDA 和@@ IP 将@@是@@贡献者链路上重要的@@一环@@。