圣邦微电子@@@@推出@@ SGM48211 系列@@ 120V 高压半桥@@栅极驱动@@产品@@。器件可应用于电信@@，数据通信@@，便携式存储的@@@@ 48V 或@@更低电压@@系统中的@@电源转换器@@，半桥@@、全桥@@、推挽@@、同步降压@@，正激变换器和@@同步整流器等方面@@。
一颗好的@@高压半桥@@栅极驱动@@芯片@@需要具备@@怎样的@@性能@@？提供@@ 4A 拉电流和@@@@ 4A 灌电流输出能力@@；能够以@@最小的@@开关@@损耗驱动大功率@@ MOSFET；电源引脚@@ VDD 运行范围@@ 8V 至@@ 17V（绝对最大值@@@@ 20V）；输入引脚耐压为@@ -10V 至@@ 20V；强鲁棒性@@；高侧@@、低侧两个通道完全独立@@，且彼此的@@导通@@和@@关断@@之间存在@@@@ 2.5ns（TYP）延迟匹配@@；驱动器内部具备@@欠压锁定保护功能防止故障@@；HS 引脚抗@@负压@@能力强@@，支持@@ 100ns -(24V-VDD) 负压@@和@@@@ 50V/ns dV/dt 强抗噪声能力@@@@；内置自举二极管@@……SGM48211 就是@@一个集合以@@上全部性能的@@绝佳选择@@。
SGM48211 的@@ HS 引脚具有抗负压@@噪声能力@@@@，在@@ 100ns 时@@间内可承受的@@最大负压@@是@@@@ -(24V-VDD)。当@@ HS 引脚负压@@@@不超过芯片绝对最大额定值@@@@，芯片输出正常@@@@（如@@图@@@@ 1 所示@@）。
SGM48211 的@@ HS 引脚抗@@ dV/dt 噪声能力@@达到@@@@50V/ns。当@@ HS 引脚电压@@变化速率在@@芯片绝对最大额定值@@范围内@@，芯片正常工作@@，HO 和@@ LO 输出正常@@（如@@图@@@@ 2 所示@@）。
图@@ 2 HS 引脚抗@@ dV/dt 噪声能力@@
SGM48211 内部集成@@ 120V 额定电压@@的@@自举二极管@@，可以@@帮助客户省却二极管电路设计并减小@@ PCB 尺寸@@。如@@图@@@@ 3 所示@@，当@@上管@@@@ Q1 关断@@，下管@@ Q2 导通@@时@@@@，HS 引脚电压@@低于电源电压@@@@@@ VDD，VDD 通过自举二极管@@ DBOOT 对自举电容@@@@ CBOOT 进行充电@@，在@@自举电容@@两端产生@@ VBS 电压@@；当@@下管@@@@ Q2 关断@@，上管@@ Q1 开通时@@@@，驱动芯片内部上管@@@@ MOS 导通@@，由自举电容@@两端悬浮电压@@@@ VBS 支持@@ HO 相对@@ HS 的@@开关@@。随着@@上管@@@@ Q1 导通@@，HS 高压时@@自举二极管处于反偏@@，VBS 和@@电源@@ VDD 被隔离开@@。
除@@ SGM48211 之外@@，圣邦微电子@@@@还推出了同系列@@@@ 120V 高压半桥@@栅极驱动@@芯片@@ SGM48209 可供客户选择@@，其典型特性如@@表@@ 2 所示@@。
接下来@@，我们将以@@@@ SGM48211 为例@@，探讨一下在@@使用高压半桥@@栅极驱动@@产品@@过程中会遇到@@的@@各类问题及应对方案@@。
首先@@，在@@电路设计之初@@，需要特别注意@@的@@是@@@@自举电容@@@@ CBOOT 的@@选取@@@@，不能过小@@，亦不能过大@@。
当@@下管@@@@ Q2 导通@@，HS 电压@@低于电源电压@@@@ VDD，自举电容@@ CBOOT 会被充电@@。自举电容@@仅在@@上管@@@@ Q1 开通时@@@@放电@@，给高端电路提供@@电源@@ VBS。选取@@ CBOOT，首先@@要考虑的@@参数是@@上管@@@@@@ Q1 开通时@@@@，自举电容@@允许的@@最大电压@@降@@。如@@果@@ CBOOT 容值@@选择过小@@，会出现如@@图@@@@@@ 4 所示@@的@@现象@@，由于@@ CBOOT 上存储的@@电荷不足@@，VHB-VHS 的@@电压@@跌落至@@低于驱动芯片@@ HB 的@@ UVLO 阈值@@@@，从而触发驱动芯片欠压锁定保护@@，导致@@ HO 无输出@@，上管@@ Q1 无法开通@@。
根据驱动芯片@@ HB 的@@ UVLO 值@@，可由式@@（1）求得@@ CBOOT 的@@最小值@@@@。
式中@@，QG 是@@功率管的@@栅极总电荷量@@；IBL 是@@ HB 对地漏电流@@；IRGS 是@@流入栅极@@-源极电阻器的@@电流@@；IQBS 是@@ HB 至@@ HS 静态电流@@；tON 是@@上管@@@@ Q1 导通@@时@@@@间@@；VF 是@@自举二极管@@ DBOOT 的@@正向导通@@压降@@；VHB,OFF 是@@驱动芯片@@ VHB 的@@下降@@ UVLO 阈值@@@@。
从式@@（1）可见@@，随着@@ QG 增大@@，自举电容@@ CBOOT 的@@取值@@也需要增大@@@@，CBOOT 增大@@会导致@@自举二极管瞬时@@充电电流增大@@@@。需要特别注意@@的@@是@@@@，由于@@自举二极管是@@集成在@@@@ SGM48211 的@@内部@@，集成的@@自举二极管的@@@@ Die 面积有限@@，散热能力有限@@。CBOOT 充电电流超出自举二极管散热能力时@@@@，可能会烧毁自举二极管@@。图@@ 5、6 所示@@为在@@@@ VDD = 12V 条件下对@@ SGM48211 内部自举二极管@@充电时@@的@@峰值@@电流波形@@：CBOOT = 680nF，DBOOT 峰值@@电流为@@ 10.7A。
可见@@，CBOOT 的@@容值@@如@@果@@选择过大@@，会导致@@自举二极管存在@@损坏的@@风险@@@@。实际应用中@@，由于@@功率管@@ QG 较大@@，CBOOT 取值@@不得不大时@@@@（如@@ CBOOT ≥ 680nF 时@@），为了保护@@ SGM48211 内部自举二极管@@，可以@@选择在@@@@ CBOOT 处串联一个自举电阻@@ RBOOT（典型值@@@@ 1Ω 至@@ 10Ω）来限制自举电容@@的@@充电电流@@@@（如@@图@@@@ 7 所示@@）。如@@图@@@@ 8 所示@@，在@@VDD = 12V，CBOOT = 680nF，RBOOT = 1Ω 条件下对@@ SGM48211 内部自举二极管@@耐峰值@@电流能力进行测试@@，结果与@@图@@@@ 6 对比@@，DBOOT 峰值@@电流从@@ 10.7A 降至@@@@ 5.5A。
但是@@@@，自举电阻不可过大@@，否则会增加@@@@ VBS 时@@间常数@@。下管@@ Q2 的@@最低导通@@时@@@@间@@@@，即给自举电容@@充电或@@刷新电荷的@@时@@间@@，必须匹配这个时@@间常数@@@@。该时@@间常数@@取决于自举电阻@@，自举电容@@和@@开关器件的@@占空比@@，可由下式@@（2）求得@@。
式中@@，RBOOT 是@@自举电阻@@；CBOOT 是@@自举电容@@@@；D 是@@占空比@@。
当@@ CBOOT 串联自举电阻@@，需要考虑自举电阻带来的@@一个额外的@@电压@@降@@。
式中@@：ICHARGE 是@@自举电容@@@@充电电流@@；tCHARGE 是@@自举电容@@@@充电时@@间@@，即下管@@@@ Q2 导通@@时@@@@间@@；RBOOT 是@@自举电阻@@。
除@@了上述自举电容@@@@ CBOOT 的@@选取@@@@需要特别注意@@之外@@@@，高压半桥@@栅极驱动@@产品@@在@@实际应用中@@还经常遇到@@的@@一大挑战是@@@@ HS 引脚负压@@@@带来的@@芯片失效@@。
如@@图@@@@ 9 所示@@，由于@@实际电路中存在@@上下管@@功率器件的@@封装电感和@@电路板走线的@@寄生电感@@，上管@@ Q1 导通@@时@@@@，电流经过上管@@流过负载电感@@；上管@@ Q1 关断@@换流时@@@@，续流电流经过下管@@@@ Q2 的@@体二极管流过负载电感@@，该电流会在@@@@ LS1、LS2 等寄生电感上产生电压@@@@，从而导致@@@@ HS 引脚处产生低于地线电压@@的@@负压@@@@。该负电压@@的@@大小正比于寄生电感的@@大小和@@开关器件的@@电流关断@@速度@@ di/dt，如@@式@@（4）所示@@，其中@@ di/dt 由栅极驱动@@电阻@@ RG 和@@开关器件的@@输入电容@@ CISS 决定@@。
式中@@，VF 是@@下管@@@@ Q2 的@@体二极管正向导通@@压降@@。
SGM48211 的@@ HS 引脚在@@@@ 100ns 时@@间内可承受的@@最大负压@@是@@@@ -(24V-VDD)，当@@ HS 引脚负压@@@@幅值@@超过驱动芯片@@ HS 引脚的@@耐负压@@最大值@@@@，可能会导致@@驱动芯片发生闩锁效应@@，产生不可预测的@@结果@@。如@@ HI 为低电平时@@@@，HO 从低电平跳到@@高电平@@，半桥@@两个功率管发生直通短路@@。如@@图@@@@ 10、11 所示@@，在@@上管@@关断@@的@@时@@候@@ HS 引脚的@@瞬间电压@@达到@@了@@ -18.6V，这个负压@@使得@@ HO 从低电平跳变成高电平@@，上管@@和@@下管@@直通短路@@。
另外@@，自举电容@@两端最大的@@电压@@@@ VHB-VHS 等于@@ VDD-VF-VHS，HS 引脚负压@@@@过大可能会使自举电容@@处于过压状态@@，会有打坏电容@@，短路到@@@@ HS 的@@风险@@。同时@@@@如@@果@@@@ VHB-VHS 超过驱动芯片的@@绝对最大额定值@@@@，会导致@@驱动芯片过压损坏@@。
由上述分析可知@@，HS 引脚负压@@@@过大容易导致@@驱动芯片失效@@。因此@@，如@@何抑制@@ HS 负压@@，将是@@高压半桥@@栅极驱动@@芯片@@应用中的@@重要课题@@。为了减小@@ HS 引脚负压@@@@，在@@电路设计中需要注意@@@@：
1、 优化布局@@，减少寄生电感@@（如@@图@@@@ 12 所示@@）。半桥@@电路的@@两个功率管尽可能靠近放置@@，它们之间连线尽可能短粗@@；驱动芯片尽量靠近功率管@@，减少驱动回路的@@走线@@；使用低寄生电感的@@驱动电阻@@；使用低寄生电感的@@瓷片电容作为自举电容@@@@ CBOOT，同时@@@@ CBOOT 尽量靠近驱动芯片引脚@@；退耦电容尽量靠近驱动芯片引脚@@@@。
2、 降低功率管的@@开关@@速度@@，从而降低开关时@@的@@电流变化率@@ di/dt。增大@@驱动电阻@@（注意@@：这种方法会增加@@功率管开关损耗@@）；外加缓冲电路@@。
3、 在@@ HS 和@@ VSS 之间增加@@一个低正向导通@@压降的@@肖特基二极管@@：快速将@@ HS 引脚负压@@@@钳位到@@@@ -0.7V 左右@@（如@@图@@@@ 13 所示@@）。为验证该方法@@，在@@图@@@@ 11 测试条件的@@基础上@@，增加@@ HS 到@@ VSS 的@@钳位肖特基二极管@@。上电测试后发现@@ HS 引脚负压@@@@被成功钳位@@，HO 输出无异常跳变@@，驱动芯片工作正常@@（如@@图@@@@ 14 所示@@）。
4、 可以@@考虑在@@@@ HS 与@@ SW 间放置一个低阻值@@噪声抑制电阻@@ RVS。既可以@@作为驱动电阻起到@@限制上管@@@@ Q1 的@@开通速度和@@关断@@速度的@@作用@@，也可以@@作为自举电阻限制@@ CBOOT 的@@充电电流@@，还限制了在@@上管@@@@ Q1 源极的@@电压@@负向瞬态时@@肖特基二极管的@@电流@@。
关于圣邦微电子@@@@@@
圣邦微电子@@@@（北京@@）股份有限公司@@（股票代码@@ 300661）专注于高性能@@、高品质模拟集成电路的@@研发和@@销售@@。产品覆盖信号链和@@电源@@管理两大领域@@，拥有@@ 30 大类@@ 4600 余款可供销售型号@@，全部自主研发@@，广泛应用于工业@@、汽车电子@@@@、通信设备@@@@、消费类电子@@和@@医疗仪器等领域@@，以@@及物联网@@@@、新能源和@@人工智能等新兴市场@@。