本文转载自@@：硬件十万个@@为什么@@
通常@@，电源完整性@@@@是一个@@@@整体的概念@@，"完整性@@"这个@@词传达了以下几个@@方面的含义@@：
(1) 全面性和@@全面考虑@@：完整性@@意味着考虑到@@系统中的各个@@方面@@，包括电源的设计@@、电源线路@@、电源传递@@、电源管理等@@。它要求在@@整个@@系统中都要有足够的关注@@，确保电源在@@所有关键部分都能够正常工作@@。
(2) 健壮性@@：完整性@@还涵盖了系统对于外部扰动和@@变化的适应能力@@。一个@@@@具有良好电源完整性@@@@的系统能够在@@电压波动@@、电流变化@@、电磁干扰等不利因素的影响下@@，仍能保持其功能的稳定@@性@@。
(3) 系统的整体稳定@@性@@：这个@@词语强调了电源系统作为整体的稳定@@性@@。这包括了在@@供电方面的可靠性@@，以及确保整个@@系统在@@正常和@@异常情况下都能够保持其性能水平@@。
(4) 功能的保持@@：完整性@@还涉及到@@确保系统的各个@@功能在@@各种条件下都能够得以维持@@。这包括了对电子@@设备@@@@、计算机系统或@@其他依赖电源的设备@@而言@@，电源完整性@@@@直接关系到@@这些设备@@的可靠性和@@稳定@@性@@。
电源的完整性@@是为确认电源来源及目的端的电压和@@电流是否符合需求@@。电源完整性@@@@在@@现今的电子@@产品中相当@@重要@@，涉及芯片@@层面@@、芯片@@封装@@层面@@、电路板层面及系统层面@@。
电源完整性@@@@的结果是否满足要求@@，是由三个@@部分综合决定的@@，即@@供电模块@@、传输路径和@@用电端@@。我们设计电源电路的时候@@，对电源的要求是低噪声@@、低纹波@@，且输出电压准确@@、稳定@@，从而能够尽可能地@@减少干扰引入@@。
保证电源完整性@@@@@@，最终是保障用电芯片@@的噪声裕量@@[51] [xz2] 。电源噪声的裕量计算的过程如下@@。
(1)芯片@@的规格书会给一个@@@@规范值@@，通常@@是@@5%；要考虑到@@稳压芯片@@直流输出误差@@，一般是@@±2.5%，因此@@电源噪声峰值幅度不超过@@±2.5%。
(2)如芯片@@的工作电压范围是@@3.13~3.47V，稳压芯片@@标出输出电压是@@3.3V，安装在@@电路板后的输出电压是@@3.36V。容许的电压的变化范围是@@3.47-3.36=0.11V。稳压芯片@@输出精度是@@±1%，即@@3.36* ±1%=±0.0336V。电源的噪声裕量为@@0.11-0.0336=0.0764V，即@@76.4mV。
在@@计算电源的噪声裕量时@@，有以下几点需要注意@@。
（1）稳压芯片@@的输出电压的精确值是多少@@。
（2）电源的工作环境的是不是稳压芯片@@所推荐的环境@@。
（3）负载情况是怎么样的@@，这对稳压芯片@@的输出也有影响@@。
（4）电源噪声最终会影响到@@信号质量@@。而信号上的噪声来源不仅仅是电源噪声@@，反射@@、串扰等信号完整性@@问题也会在@@信号上叠加@@。因此@@不能把所有噪声裕量的要求都是通过@@提高@@电源输出的噪声来实现@@。
（5）不同的电压等级对电源噪声要求也不样@@，电压越小噪声余量越小@@。模拟电路对电源要求更高@@。
最终我们要求在@@用电器件的接收端接受到@@良好质量的电源@@，我们需要整个@@电源平面的所有的噪声@@。对于电源的噪声来源@@：稳压芯片@@输出的电压不是恒定的@@，会有一定的纹波@@；稳压电源无法实时响应负载对于电流需求的快速变化@@。稳压电源响应的频率一般在@@@@200kHz以内@@，能做正确的响应@@，超过了这个@@频率则在@@电源的输出短引脚@@处@@出现电压跌落@@；负载瞬态电流@@在@@电源路径阻抗和@@地@@路径阻抗产生压降@@；外部的干扰@@。
此处@@提到@@@@“负载瞬态电流@@”，这个@@问题不是由电源输出端的电源模块或@@者电源芯片@@所产生@@@@，而是由用电负载自身的负载变化所产生@@@@，这个@@负载变化又是由于大量数字信号在@@@@“跳变@@”所产生@@。集成电路是由无数的逻辑门电路组成@@，基本的输出单元我们可以看成是@@CMOS反相器@@，如图@@@@13.1所示@@。
图@@ 13.1 CMOS输出的电流示意图@@@@
当@@控制信号是一个@@@@低电平的时候@@，上面@@PMOS打开@@，此时输出是高电平@@。打开@@的瞬间@@，VCC通过@@LVCC和@@R，对芯片@@@@B的输入管脚进行充电@@。当@@控制信号是一个@@@@高电平的时候@@，下面的@@NMOS打开@@，此时输出的是低电平@@。打开@@的瞬间@@，芯片@@B的输入管脚储存的电量经过@@NMOS进行放电@@。在@@CMOS反相器@@输出状态发生变化的时候@@，流过的电流正是变化的电流@@。于是@@，在@@走线@@、过孔@@、平面层和@@封装@@@@（键合引线@@、引脚@@）等这些具有电感的链接部件上@@，便会感应出电压@@。例如标准的@@GND地@@电位应该是@@0V，但是芯片@@与地@@之间的链接部件存在@@电感@@，就会感应出电压@@VGND，那么芯片@@上的@@“地@@”电位就被抬高了@@，高于@@0V。如图@@@@13.2所示@@，当@@CMOS输出信号同时从低电平到@@高电平切换时@@，VCC上会观测到@@一个@@@@负电压的噪声@@，同时也会影响到@@@@GND，并有可能引起一个@@@@振荡@@。当@@输出信号从高电平到@@低电平切换时@@，GND上会观测到@@一个@@@@正电压的噪声@@，同时也会影响到@@@@VCC,并有可能引起一个@@@@振荡@@。
图@@ 13.2 CMOS输出变换电压导致的电源和@@@@GND的电压变化@@
一个@@@@CMOS会造成这样的干扰@@，如果有很多@@CMOS同时工作@@，用电器件对电源平面和@@@@GND地@@平面造成的干扰会很严重@@。这就是随着芯片@@的管脚越来越多@@，电流越来越大@@，集成度越来越高造成的我们不得不非常重视电源完整性@@@@@@。
（1）芯片@@的集成度越来越大@@，芯片@@内部晶体管数量也越来越大@@；晶体管组成内部的门电路@@ 组合逻辑@@ 延迟线@@ 状态机及其它逻辑@@。
（2）芯片@@外部电源引脚@@提供给内部晶体管一个@@@@公共的电源节点@@，当@@晶体管状态转换时必然引起电源噪声在@@芯片@@内部传递@@。
（3）内部晶体管工作需要内核时钟或@@是外部时钟同步@@，但是由于内部延迟及各个@@晶体管不可能严格同步@@，造成部分晶体管完成状态转换@@，另一部分可能处@@于转换状态@@，这样一来处@@于高电平门电路的电源噪声会传到@@其它门电路的输入部分@@。
经过上面@@分析@@，大家也非常能够理解@@，为什么要将去耦电容@@靠近用电器件的电源管脚放置了@@。
去耦电容@@（decoupling capacitor）通常@@被用于电源系统中@@，目的是提供对电源噪声的短时@@、高频响应@@，以维持稳定@@的电源电压供应给集成电路@@（IC）或@@其他用电器件@@。将去耦电容@@放置在@@靠近用电器件的位置有几个@@关键的理由@@：
1. 降低电感效应@@：在@@电源供电线路中@@，电源线和@@地@@线都有一定的电感@@。当@@用电器件瞬时需要大电流时@@，由于电感的存在@@@@，线路中会产生电压降@@，导致用电器件供电电压下降@@。通过@@在@@用电器件附近放置去耦电容@@@@，可以在@@用电瞬间提供瞬时电流@@，抵消电感引起的电压降@@。
2. 降低电源回路的阻抗@@：去耦电容@@在@@高频上具有较低的阻抗@@。将去耦电容@@放置在@@用电器件附近@@，可以降低电源回路的总阻抗@@，使电源更容易提供瞬时高频电流需求@@。
3. 减小电压波动的传播@@：电源线路@@上的电压波动会沿着线路传播@@。通过@@将去耦电容@@靠近用电器件@@，可以减小电压波动的传播@@距离@@，确保用电器件获得更稳定@@的电源电压@@。
4. 最小化电源噪声对邻近电路的影响@@：去耦电容@@可以吸收电源线上的噪声@@，防止噪声通过@@电源线传播到@@邻近的电路@@。这对于保持邻近电路的稳定@@性和@@性能至关重要@@。
因此@@，为了最大程度地@@提高@@去耦电容@@的效果@@，它通常@@被放置在@@用电器件附近@@，以确保对瞬时电流需求的快速响应@@，并最小化电源系统中的电感和@@电阻的影响@@。
小封装@@和@@小容值的去耦电容@@更应该靠近电源管脚的主要原因与这些电容的高频响应@@和@@电流传输的特性有关@@。
高频响应@@：小封装@@和@@小容值的电容通常@@在@@高频范围内具有更好的响应特性@@。由于高频信号的波长短@@，电容的物理尺寸和@@电感对其阻抗的影响较小@@。因此@@，小型电容更能够提供对高频噪声的有效去耦@@。
电流传输速度@@：小封装@@的电容通常@@具有较低的等效电感@@，使其能够更快地@@传输电流@@。在@@高频情况下@@，电流需要迅速响应用电器件的需求@@。通过@@将小电容靠近电源管脚@@，可以降低电流路径的电感@@，提高@@对瞬时电流需求的快速响应能力@@。
电源噪声的局部处@@理@@：小容值的电容主要用于处@@理局部的@@、瞬时的高频噪声@@。通过@@将这些电容靠近电源管脚@@，可以在@@电源引入电路板或@@芯片@@的地@@方提供即@@时的去耦效果@@，而不是在@@较远的位置@@。这有助于保持用电器件的电源稳定@@性@@，减小对整个@@电路的影响@@。
采用小封装@@和@@小容值的去耦电容@@靠近电源管脚@@，有助于优化高频噪声去耦效果@@，并提供对瞬时电流需求的快速响应@@。这样的设计有助于维持用电器件的稳定@@性和@@性能@@。
用一个@@@@电容组合的例子@@。这个@@组合使用的电容为@@：2个@@680uf钽电容@@，7个@@2.2uf陶瓷电容@@（0805封装@@），13个@@0.22uf陶瓷电容@@（0603封装@@），26个@@0.022uf陶瓷电容@@（0402）。图@@中上部平坦的曲线是@@680uf电容的阻抗曲线@@，其它三个@@容值的曲线为为图@@中三个@@@@V字曲线@@，从左到@@右@@2.2uf →0.22uf→ 0.022uf。总的阻抗曲线为底部粗包路线@@。
这个@@组合实现了在@@@@500K到@@150M范围内保持阻抗在@@@@33毫欧@@以下@@，到@@500M处@@，阻抗上升到@@@@110毫欧@@，从图@@中看反谐振点控制的很低@@。
