电子创新@@188足彩外围@@app 网@@ - 纳微半导体@@ - 188足彩网

纳微仿真@@@@101 | 热学@@篇@@：芯片的@@不同封装在水冷系统不同散热@@方案@@@@下的@@热表@@现@@

judy — Tue, 12 Dec 2023 02:27:42 +0000

各位粉丝朋友久等啦@@！第二期的@@@@“仿真@@101”终于千呼万唤始出来@@，第二节课我们来到@@了芯片的@@另一个重要特性@@——热学@@。在不同的@@封装@@下@@，芯片的@@热表@@现也截然不同@@，这也决定了最后我们设计的@@芯片究竟该采用什么封装@@。

接下来@@，纳微经验丰富的@@专家们@@，将用仿真@@模拟和@@快插板@@验证的@@方式@@，为@@大家深入浅出地剖析不同封装下的@@热表@@现@@。

老规矩@@，先上省流助手@@：

重点结论@@先看@@

1. 封装的@@@@exposed pad面@@积@@越大@@，在相同散热@@方案@@@@下的@@系统热阻@@@@一般会越低@@（前提是@@exposed pad厚度没有太大的@@差异@@），这种@@现象对@@于@@器件与@@冷板间缺乏良好热扩散的@@方案@@而@@言@@尤为@@显著@@；

2. 流道@@特征@@变化时@@@@，系统热阻@@@@的@@变化主要来自流道@@热阻@@的@@变化@@，直接替换叠层热阻@@中@@的@@@@流道@@热阻@@可以作为@@一个有效的@@快速的@@系统热阻@@@@预测手段@@；

3. 器件的@@功耗@@大小对@@系统热阻@@@@无明显影响@@；

4. 热源数量的@@增加会显著影响系统热阻@@@@的@@大小@@。

01. 什么是@@半导体器件的@@@@@@R_jc？

首先@@，我们要明白一个概念@@——热阻@@：是指当@@有热量在物体上传输时@@@@，物体两端的@@温差与@@功率之间的@@比值@@。半导体器件的@@@@R_jc，即器件的@@结到@@封装@@case面@@的@@@@热阻@@@@。实际器件的@@封装@@会有多个与@@空气或其他部件接触的@@@@case面@@，对@@于@@每一个@@case面@@都有对@@应的@@@@R_jc。但是与@@电路@@相似@@，器件内部产生的@@热量@@，主要会从@@@@R_jc最小的@@那个@@case面@@流出@@，因此@@半导体厂商一般仅会在@@datasheet中@@列出主要散热@@@@case面@@的@@@@R_jc。R_jc越大的@@器件@@，在相同条件一下一般结温也会更高@@，因此@@R_jc常被用于表@@征器件的@@温升难易程度@@。

以采用@@TO247封装的@@@@纳微半导体@@的@@@@GeneSiC MOSFET为@@例@@，其主要散热@@面@@为@@底部金属面@@@@：

图@@1 TO247散热@@面@@主要为@@金属面@@@@

02. 什么是@@R_j-coolant？

R_j-coolant，即器件的@@结到@@冷却介质输入端的@@热阻@@@@（液冷系统@@）或者@@结到@@环境的@@热阻@@@@（风冷系统@@），也称系统热阻@@@@@@。从@@定义上来看@@，系统热阻@@@@R_j-coolant与@@结壳热阻@@@@R_jc非常相似@@，但是从@@值的@@唯一性上来说@@，两者又非常截然不同@@。R_jc受到@@环境的@@影响@@较小@@，它的@@值在大多数实际应用场景中@@都能维持在一个相对@@稳定的@@范围内@@。而@@R_j-coolant则不同@@，器件所处的@@位置@@、环境温度@@、散热@@方案@@@@、流道@@特征@@、冷却介质流量等多种@@因素都会大大的@@影响@@其值的@@大小@@。

因此@@R_j-coolant实际上是半导体器件在特定散热@@系统中@@的@@@@系统热阻@@@@@@。如@@果参照电路@@系统对@@系统的@@散热@@过程进行简化@@，则温度差对@@应电压@@，热流@@（热耗@@）对@@应电流@@，热阻@@对@@应电阻@@，此时@@系统热阻@@@@@@R_j-coolant可以被视为@@传热路径上各个部件热阻@@的@@串联@@叠加@@，这种@@简化方式则称作热路法@@。

图@@2 TOLL封装在实际散热@@系统中@@的@@@@热路法简化示意图@@@@

03. 对@@于@@系统热阻@@@@@@R_j-coolant而@@言@@，封装类型的@@改变会带来哪些影响@@？

如@@果单纯的@@将热路与@@电路@@进行等价@@，封装类型的@@改变看似等同于更换了一个电阻@@，那么实际上是否真的@@如@@此呢@@？答案是否定的@@@@。

热路法本质是通过将一个三维传热问题简化为@@一维传热问题以实现模型的@@简化@@。简化后的@@降阶模型能够大幅削减计算的@@成本@@，从@@而@@使大系统复杂工况的@@热预测成为@@可能@@。但不要忘了@@，其本质仍是一个三维传热问题@@。

封装类型的@@不同@@，对@@于@@图@@@@2中@@的@@@@Solder到@@Cold plate的@@子系统而@@言@@@@，就相当@@于@@Solder层上表@@面@@热源的@@面@@积@@与@@分布发生了变化@@，这种@@变化又会对@@子系统中@@每一层的@@等热阻@@线@@分布产生大小不等的@@影响@@@@。其中@@@@，对@@于@@平面@@方向热扩散能力差的@@材料而@@言@@@@，这种@@影响会尤为@@显著@@。

图@@3 等热阻@@线@@

04. 不同封装在水冷系统在不同散热@@方案@@@@下的@@热表@@现对@@比@@

为@@了能够更准确的@@了解不同封装在不同散热@@方案@@@@下的@@热表@@现@@，也为@@了给后续完善降阶模型提供足够的@@样本量@@，本文将借助有限元仿真@@的@@手段@@，对@@8种@@常见的@@功率半导体器件封装进行热表@@现评估@@（底部散热@@@@、顶部散热@@各@@4种@@）。

其中@@@@，每种@@封装对@@比@@30毫欧@@SiC与@@18毫欧@@GaN两种@@@@类型的@@@@Die，每个@@Die的@@功耗@@为@@@@25W，全桥板@@（相同封装的@@@@@@4个器件@@同时@@发热@@），环境温度@@85℃，冷却液温度@@65℃，流道@@采用针状翅片@@，细节信息见图@@@@@@4与@@表@@@@1。

表@@1 各类封装@@exposed pad的@@面@@积@@与@@厚度@@

图@@4 仿真@@对@@比的@@封装@@类型@@、流道@@、功耗@@以及@@@@边界条件@@

图@@5为@@仿真@@对@@比的@@不同散热@@方案@@@@@@@@。其中@@@@底部散热@@@@封装@@TOLL、PSOP-30L、TO263均与@@塞铜板焊接相连@@，适用@@A1-A5的@@散热@@解决方案@@@@。而@@底部散热@@@@封装@@TO247则由于其插件式封装特性@@，仅适用@@@@A2、A4-A6方案@@。

图@@5 仿真@@对@@比的@@不同散热@@方案@@@@@@

图@@6与@@图@@@@7分别是底部散热@@@@与@@顶部散热@@封装的@@@@叠层热阻@@@@曲线图@@@@。其中@@@@实线代表@@@@die为@@SiC，虚线代表@@@@die为@@GaN。可以发现@@：

图@@6 底部散热@@@@封装的@@@@叠层热阻@@@@

图@@7 顶部散热@@封装的@@@@叠层热阻@@@@

1. 当@@die发生改变时@@@@，相较其他层@@，die层的@@热阻@@变化最为@@明显@@。这种@@变化是由厚度@@、面@@积@@、材料所同时@@引起的@@@@；

2. 当@@die发生改变时@@@@，die attach层的@@热阻@@没有显著的@@变化@@。这是因为@@@@die attach的@@面@@积@@始终与@@@@die保持一致而@@不需要进行额外的@@热扩散@@，因此@@它的@@热阻@@变化仅受@@die面@@积@@的@@影响@@@@；

3. 当@@die发生改变时@@@@，exposed pad层的@@热阻@@变化较为@@明显@@。这是因为@@@@对@@与@@@@exposed pad而@@言@@，热源面@@积@@远小于其自身的@@表@@面@@积@@@@，热流@@除了通过厚度方向以外@@，还需要在平面@@方向进行扩散@@，随着热源尺寸的@@增加@@，其热阻@@会随之逐渐变小@@；

4. 当@@die发生改变时@@@@，对@@于@@exposed pad之后各层的@@热阻@@影响取决于热流@@是否已经在@@exposed pad中@@受到@@了充分地扩散@@。即对@@于@@@@exposed pad厚度较薄@@的@@@@TFN而@@言@@，后续各层热阻@@仍会有较明显的@@变化@@，而@@这种@@明显的@@变化在其他封装中@@则难以被观测到@@@@；

5. 当@@选用的@@封装@@发生改变时@@@@@@， exposed pad之后各层的@@热阻@@均有不同程度的@@变化@@。相比起通过塞铜板进行热扩散的@@底部散热@@@@封装@@，顶部散热@@封装的@@@@热阻@@变化要更为@@明显@@；

6. 当@@选用的@@封装@@发生改变时@@@@@@，没有高导热率中@@间层的@@散热@@方案@@@@@@（如@@A3、A4、B2与@@B3）各层热阻@@变化更为@@明显@@。这是因为@@@@高导热中@@间层可以使热流@@在平面@@内有更好的@@扩散@@，从@@而@@削弱了@@exposed pad面@@积@@对@@后续各层热阻@@的@@影响@@@@。

图@@8与@@图@@@@9分别是底部散热@@@@封装与@@顶部散热@@封装的@@@@系统热阻@@@@曲线图@@@@。可以发现@@：

图@@8 底部散热@@@@封装系统热阻@@@@@@

图@@9 顶部散热@@封装系统热阻@@@@@@

1. die改变带来的@@影响@@对@@于@@系统热阻@@@@@@而@@言@@@@，它的@@占比非常小@@；

2. 封装类型改变带来的@@影响@@对@@于@@系统热阻@@@@@@而@@言@@@@@@，占比非常大@@，尤其是对@@于@@没有高导热率中@@间层的@@散热@@方案@@@@@@@@（如@@A3、A4、B2与@@B3）；

3. 结合图@@@@6与@@图@@@@7的@@叠层热阻@@曲线图@@看@@，当@@流道@@热阻@@约为@@@@0.7K/W时@@，不同散热@@方案@@@@下各封装@@（全桥板@@）的@@系统热阻@@@@范围@@可以总结为@@表@@@@2。

表@@2 当@@流道@@热阻@@约为@@@@0.7K/W时@@，不同散热@@方案@@@@下各封装@@（全桥板@@）系统热阻@@@@范围@@

05. 不同散热@@方案@@@@下流道@@特征@@的@@影响@@@@

上一章给出了流道@@带针翅特征时@@@@，不同封装不同散热@@方案@@@@下的@@热阻@@范围@@。然而@@实际产品@@的@@流道@@特征@@会根据设计空间@@、制造工艺@@、成本等因素做出改变@@，流道@@的@@热阻@@也会有非常大的@@变化@@。

那么更换流道@@时@@@@，是否可以简单的@@替换流道@@热阻@@而@@推算出不同流道@@下的@@系统热阻@@@@呢@@？本章将以@@TO263-7L(SiC)的@@A2与@@A3散热@@方案@@@@以及@@@@@@TFN10X10-44L(SiC)和@@QDPACK（SiC）的@@B1与@@B2散热@@方案@@@@为@@例@@@@@@，对@@比不同散热@@方案@@@@下流道@@特征@@对@@热阻@@的@@影响@@@@@@（见图@@@@10）。可以发现@@：

1. 当@@流道@@热阻@@增大时@@@@，紧挨流道@@的@@叠层热阻@@有一定程度的@@减小@@，离流道@@较远的@@叠层热阻@@则几乎没有变化@@；

2. 当@@流道@@热阻@@增大时@@@@，紧挨流道@@的@@叠层热阻@@减小的@@程度与@@该层材料的@@导热系数有关@@，封装的@@@@影响则难以被观察到@@@@，数值上与@@流道@@热阻@@的@@变化相比几乎可以忽略不计@@@@；

3. 综上所述@@，当@@流道@@发生改变时@@@@@@，直接替换叠层热阻@@中@@的@@@@流道@@部分@@后获得的@@系统热阻@@@@仍可以较好的@@反映封装在新系统中@@的@@@@热表@@现@@。

图@@10 不同散热@@方案@@@@下流道@@特征@@对@@热阻@@的@@影响@@@@

05. 器件数量@@、功耗@@以及@@@@冷却液流速@@的@@影响@@@@

前文的@@分析均以全桥板@@@@（4个器件@@）为@@对@@象@@，然而@@实际产品@@中@@往往会有远多于此的@@器件在同时@@工作@@。那么器件的@@数量会怎样影响它们的@@热表@@现呢@@？本章以@@TOLL-4L的@@A1方案@@为@@例@@@@，将半桥模块@@@@@@（2个器件@@）作为@@基本单元@@，研究器件数量@@@@（串联@@的@@单元数@@1-7）、流速@@（并联的@@单元数@@1-3）、功耗@@（25W与@@40W）以及@@@@流量@@（3、6及@@12L/min）的@@影响@@。

图@@11 串联@@7组单元@@，且并联单元数分别为@@@@1、2、3时@@的@@仿真@@模型示意图@@@@

图@@12、图@@13与@@图@@@@14分别为@@不同并联单元数量@@、不同功耗@@@@、不同流量@@下@@，系统热阻@@@@与@@串联@@单元数量的@@关系@@曲线图@@@@。其中@@@@实线为@@所有@@单元中@@温度最高的@@单元的@@热阻@@曲线@@，虚线则为@@最靠近流道@@入口的@@单元的@@热阻@@曲线@@。可以发现@@：

1. 功耗@@的@@大小对@@系统热阻@@@@几乎没有影响@@，些微的@@影响@@也主要来源于材料导热系数与@@温度的@@关系以及@@@@冷却液粘度与@@温度的@@关系@@；

2. 器件数量@@对@@系统热阻@@@@有着显著的@@影响@@@@。并且@@，对@@于@@特定的@@工况@@，存在一个最大影响范围@@。当@@器件间的@@距离超出该范围时@@@@，影响可以忽略不计@@@@。如@@图@@@@中@@表@@示入口单元系统热阻@@@@的@@虚线@@，当@@串联@@数量@@大于@@3时@@，热阻@@曲线趋于稳定@@。注@@，图@@中@@表@@示最高温度单元系统热阻@@@@的@@实线直到@@@@6或者@@7才趋于稳定是因为@@它同时@@受到@@两侧单元的@@影响@@@@；

3. 流量对@@系统热阻@@@@的@@影响@@非常大@@，除了如@@前文章节所说的@@影响@@流道@@热阻@@外@@，还会影响上文提及@@的@@最大影响范围的@@大小@@。如@@图@@@@12中@@的@@@@蓝色曲线@@，由于并联数量为@@@@1，流速@@相对@@较快@@，系统热阻@@@@几乎不受串联@@数量@@影响@@。又如@@图@@@@@@14中@@的@@@@绿色虚线@@，相比低流量的@@灰线与@@蓝线@@，串联@@数量@@2-7均处于系统热阻@@@@温度区域@@；

4. 综上所述@@，当@@器件数量@@增多时@@@@，图@@8与@@图@@@@9的@@系统热阻@@@@值将不足以评估各封装器件的@@实际热表@@现@@，此时@@需要结合流道@@@@、器件间距以及@@@@散热@@方案@@@@对@@其进行修正@@。

图@@12 不同并联单元数量下@@，系统热阻@@@@与@@串联@@单元数量的@@关系@@

图@@13 不同功耗@@@@下@@，系统热阻@@@@与@@串联@@单元数量的@@关系@@

图@@14 不同流量@@下@@（即流速@@不同@@），系统热阻@@@@与@@串联@@单元数量的@@关系@@

06. 基于@@EVB快插板@@的@@实际案例验证@@

EVB，即评估板@@（Evaluation Board）的@@英文简称@@。EVB通常是用于向客户展示器件的@@性能@@、供客户熟悉器件的@@功能和@@作用@@、且由芯片公司自己开发的@@非生成类型板@@。

前文的@@研究结论@@主要是基于@@小型简化系统获得@@，本章旨在以@@EVB快插板@@（实际产品@@）为@@对@@象@@验证前文所得规律是否依然适用@@@@。图@@15为@@带独立水道的@@@@@@EVB（主板与@@功率快插板@@@@），其中@@@@快插板@@为@@载有@@4颗@@TOLL-4L封装的@@@@全桥板@@@@，独立水道结构@@特征见图@@@@@@16。

图@@15 带独立水道的@@@@EVB（主板与@@功率快插板@@@@）

图@@16 独立水道结构@@图@@@@

散热@@方案@@@@采用章节@@“不同封装在水冷系统不同散热@@方案@@@@下的@@热表@@现对@@比@@”中@@的@@@@A5，但叠层信息中@@有若干差异@@，差异细节以及@@@@推测的@@叠层热阻@@变化趋势见表@@@@3。此外@@，仿真@@中@@独立水道的@@流量分别设为@@@@2L/min、3L/min以及@@@@4L/min三种@@@@，其中@@@@2L/min的@@工况又分为@@单个器件@@功耗@@为@@@@25W与@@20W两种@@@@，其余工况单个器件@@功耗@@均为@@@@25W，以验证流道@@热阻@@以及@@@@器件功耗@@对@@系统热阻@@@@的@@影响@@@@。

图@@17为@@不同流量@@@@EVB系统与@@前文小系统的@@叠层热阻@@对@@比图@@@@。可以发现@@叠层热阻@@的@@变化趋势与@@预测的@@几乎完全一致@@。这表@@明前文总结的@@规律依然适用@@@@。

图@@17 不同流量@@EVB系统与@@前文小系统的@@叠层热阻@@对@@比图@@@@

结论@@

通过本文对@@仿真@@对@@比分析@@，不同封装在水冷系统散热@@方案@@@@下的@@系统热阻@@@@大致遵从@@如@@下规律@@：

1．选用的@@封装@@如@@果@@exposed pad较薄@@，器件的@@结壳热阻@@@@Rjc会更容易受到@@@@die尺寸的@@影响@@@@。不过相比系统热阻@@@@而@@言@@@@，这种@@差异占比非常小@@，可以忽略不计@@；

2．封装的@@@@exposed pad面@@积@@越大@@，在相同散热@@方案@@@@下的@@系统热阻@@@@一般会越低@@（前提是@@exposed pad厚度没有太大的@@差异@@），这种@@现象对@@于@@器件与@@冷板间缺乏良好热扩散的@@方案@@而@@言@@尤为@@显著@@；

3．流道@@特征@@变化时@@@@，系统热阻@@@@的@@变化主要来自流道@@热阻@@的@@变化@@，直接替换叠层热阻@@中@@的@@@@流道@@热阻@@可以作为@@一个有效的@@快速的@@系统热阻@@@@预测手段@@；

4．器件的@@功耗@@大小对@@系统热阻@@@@无明显影响@@；

5．热源数量的@@增加会显著影响系统热阻@@@@的@@大小@@；

6．对@@于@@5，存在一个最大影响范围@@，当@@热源间距大于这个范围时@@@@，热源数量的@@影响@@可以忽略不计@@@@@@；

7．对@@于@@6，冷却介质流速@@会显著影响最大影响范围的@@大小@@。当@@流速@@到@@达一定值后@@，可以认为@@每个@@器件@@的@@系统热阻@@@@不再受到@@热源数量的@@影响@@@@；

8．8种@@常见的@@功率半导体器件封装在不同水冷系统散热@@方案@@@@下的@@具体热表@@现可以通过图@@@@8、图@@9与@@表@@@@2查询获得@@。当@@实际产品@@条件与@@本文所示存在差异时@@@@，其系统热阻@@@@不可直接沿用@@，应结合上述规律对@@其进行适当@@修正@@。

纳微半导体@@发布新一代@@650V MPS™ SiC碳化硅@@二极管@@@@

judy — Thu, 11 May 2023 23:47:14 +0000

专有的@@@@“低门槛电压@@”技术@@带来更好的@@温控效果@@，第五代@@GeneSiC™碳化硅@@(SiC)二极管@@实现更高速@@、更高效@@的@@@@性能@@

唯一全面@@专注@@的@@下一代功率半导体公司@@ — 纳微半导体@@（纳斯达克股票代码@@：NVTS）宣布推出第五代@@高速@@GeneSiC碳化硅@@(SiC)功率二极管@@@@，可有效满足数据中@@心@@@@、工业@@电机驱动@@、太阳能@@和@@消费电子@@等要求严格的@@应用需求@@。

这款@@650伏@@的@@混合式@@PIN-肖特基@@ (MPS™)二极管@@采用独特的@@@@PiN-Schottky结构@@，提供低内置电压偏置@@（低门槛电压@@）以实现在各种@@负载条件下的@@最高效率和@@卓越的@@鲁棒性@@。应用领域包括服务器@@/电信电源的@@@@PFC电路@@、工业@@电机驱动@@、太阳能@@逆变器@@、LCD/LED电视和@@照明@@。

部分@@GeneSiC功率器件应用场景@@

GeneSiC MPS的@@独特设计@@，结合了@@PiN和@@肖特基@@二极管@@结构@@的@@优点@@，产生仅有@@1.3V的@@最低正向压降@@、高浪涌电流@@（IFSM）和@@开关损耗随温度变化小@@。专有的@@@@薄片技术@@进一步降低了正向电压@@，并很好地提升散热@@性能@@GeneSiC二极管@@先期提供表@@面@@贴装@@QFN的@@封装@@。

为@@确保能在关键应用中@@可靠运行@@，第五代@@650 V MPS二极管@@具有一流的@@鲁棒性和@@耐久性@@ ，具备高浪涌电流@@和@@雪崩@@能力@@，并通过@@100%雪崩@@（UIL）生产测试@@。

从@@4A到@@24A的@@容量@@，采用表@@贴封装@@（QFN，D2-PAK）和@@插件@@（TO-220，TO-247）封装形式@@，GExxMPS06x系列@@MPS二极管@@覆盖了从@@@@300W到@@3000W的@@应用范围@@，并适用@@于多种@@电路@@@@，如@@太阳能@@电池板升压转换器以及@@@@游戏机中@@的@@@@连续电流模式的@@功率因数校正电路@@@@（PFC）。TO-247-3封装形式@@是@@“共阴极@@”配置@@，为@@交错式@@PFC拓扑结构@@的@@高功率密度和@@材料降本提供了很大的@@灵活性@@。

“纳微正在为@@类似于@@AI，ChatGPT等火热应用背后的@@数据中@@心@@电源提供可靠@@，领先的@@解决方案@@@@。高效的@@@@、温控良好的@@@@、可靠的@@器件运行能力@@，保证了更长使用寿命@@，从@@而@@让电源设计师更放心地发挥@@，进一步缩短他们的@@原型设计周期@@，加快产品上市时@@间@@。”——纳微半导体@@副总裁兼中@@国区总经理@@ 查莹杰@@

关于纳微半导体@@@@

纳微半导体@@（纳斯达克股票代码@@: NVTS）成立于@@2014年@@，是唯一一家全面@@专注@@下一代功率半导体事业的@@公司@@。GaNFast™氮化镓功率芯片将氮化镓功率器件与@@驱动@@、控制@@、感应及@@保护集成在一起@@，为@@市场提供充电更快@@、功率密度更高和@@节能效果更好的@@产品@@。性能互补的@@@@GeneSiC™碳化硅@@功率器件是经过优化的@@高功率@@、高电压@@、高可靠性碳化硅@@解决方案@@@@。重点市场包括移动设备@@、消费电子@@、数据中@@心@@、电动汽车@@、太阳能@@、风力@@、智能电网@@和@@工业@@市场@@。纳微半导体@@拥有超过@@185项已经获颁或正在申请中@@的@@@@专利@@，其中@@@@，氮化镓功率芯片已发货超过@@7500万颗@@@@，碳化硅@@功率器件发货超@@1000万颗@@@@。纳微半导体@@于业内率先推出唯一的@@氮化镓@@20年@@质保承诺@@，也是全球首家获得@@CarbonNeutral®认证的@@半导体公司@@。

纳微半导体@@发布全新@@GeneSiC SiCPAK™模块@@

judy — Thu, 11 May 2023 01:13:20 +0000

先进的@@@@GeneSiC碳化硅@@技术@@将实现从@@@@10千瓦到@@兆瓦级别的@@应用扩展@@，包括铁路@@、电动汽车@@、工业@@、太阳能@@、风能@@和@@储能等领域@@，加速实现@@“Electrify Our World™”使命@@

纳微半导体@@（纳斯达克股票代码@@：NVTS）宣布其采用了全新@@SiCPAK™模块@@和@@裸片的@@领先碳化硅@@功率产品已扩展到@@更高功率市场@@，包括铁路@@、电动汽车@@、工业@@、太阳能@@、风能@@和@@能量储存等领域@@。

目标应用领域涵盖集中@@式和@@组串式太阳能@@逆变器@@@@、能量储存系统@@（ESS）、工业@@运动控制@@@@，电动汽车@@（EV）车载充电器@@、电动汽车@@快速充电桩@@、风能@@、UPS、双向微电网@@@@、DC-DC转换器以及@@@@固态断路器@@。

*部分@@GeneSiC功率器件使用场景@@

从@@650V到@@6500V，纳微半导体@@覆盖了最全面@@的@@@@碳化硅@@电压范围@@。从@@最初的@@分立封装系列@@@@-从@@8 x 8毫米的@@表@@贴@@QFN封装到@@插件@@TO-247，GeneSiC SiCPAK模块@@打通了直接进入高功率应用领域的@@初始入口@@。纳微至此形成了包括功率模块@@@@，高电压@@SiC MOSFETs和@@MPS二极管@@、GaN功率集成电路@@@@、高速数字隔离器和@@低压硅控制@@集成电路@@的@@全方位的@@功率技术@@路线图@@@@。

SiCPAK™模块@@采用@@“压接@@”技术@@，为@@功率电路@@提供紧凑的@@外形尺寸@@，并向最终用户提供经济实惠@@、高功率密度的@@解决方案@@@@。这些模块@@基于@@纳微半导体@@@@GeneSiC芯片建造@@，GeneSiC凭借着卓越的@@性能@@、可靠性和@@坚固性而@@广为@@人知@@。

其中@@@@一个显著的@@例子是@@SiCPAK半桥模块@@@@，额定为@@@@6毫欧@@、1,200伏@@，并采用了行业领先的@@沟槽辅助平面@@栅的@@@@SiC MOSFET技术@@。纳微将提供多种@@@@SiC MOSFETs和@@MPS二极管@@的@@配置@@可用于制定针对@@特定应用的@@模块@@@@，以实现优异的@@系统性能@@。初期发布的@@产品为@@额定@@1,200伏@@的@@半桥模块@@@@@@，6、12、20和@@30毫欧@@的@@多款产品@@。

在无铅@@SiCPAK中@@，每颗@@@@SiC芯片都用银浆@@（Ag）焊接到@@模块@@基板上@@，以实现优秀的@@冷却性能和@@可靠性@@。基板本身是@@“直接键合铜@@”（DBC），使用活性金属钎焊@@（AMB）技术@@在氮化硅@@（Si3N4）陶瓷上制造@@，非常适合于功率循环@@。这种@@结构@@具有优异的@@强度和@@柔韧性@@、抗断裂性和@@良好的@@热导性@@，以实现冷却@@、可靠和@@长寿命的@@运行@@。

对@@于@@希望自行制造大功率模块@@的@@客户@@，所有@@GeneSiC MOSFET和@@MPS二极管@@都提供裸片@@，并带有金@@（Au）和@@铝@@（Al）顶部金属层@@。

目前纳微已可以向符合要求的@@客户提供样品@@，详细信息欢迎您发送电子邮件至@@

china_distributor@navitassemi.com以获取更多信息@@。

“凭借完整@@、领先的@@电力@@、控制@@和@@隔离技术@@的@@系列@@产品@@，纳微半导体@@将加速客户从@@依赖化石燃料和@@传统硅功率产品向新型可再生能源和@@下一代半导体的@@转变@@，实现更强大@@、更高效@@、更快的@@能源转化系统@@。”——纳微半导体@@副总裁兼中@@国区总经理@@ 查莹杰@@

关于纳微半导体@@@@