电子创新@@188足彩外围@@app 网@@ - SEMulator3D - 188足彩网

为刻蚀@@终点探测@@进行原位测量@@

judy — Fri, 12 Jan 2024 03:09:56 +0000

作者@@：泛林集团@@ Semiverse Solutions 部门软件@@应用@@工程师@@ Pradeep Nanja

介绍@@

半导体行业一直专注于使用@@@@先进的刻蚀@@设备和@@技术来实现图@@形的微缩与先进技术的开发@@。随着半导体器件尺寸缩减@@、工艺@@复杂程度提升@@，制造工艺@@中刻蚀@@工艺@@波动的影响将变得明显@@。刻蚀@@终点探测@@用@@于确定刻蚀@@工艺@@是否完成@@、且没有剩余材料可供刻蚀@@@@。这类终点探测有助于最大限度地减少刻蚀@@速率波动的影响@@。

刻蚀@@终点探测@@需要在@@刻蚀@@工艺@@中进行传感器和@@计量学测量@@。当出现特定的传感器测量@@结果@@或@@阈值时@@@@，可指示刻蚀@@设备停止刻蚀@@操作@@。如果已无材料可供刻蚀@@@@@@，底层材料@@（甚至整个器件或@@晶圆@@）就会遭受损坏@@，从而极大影响良率@@[1]，因此@@可靠的终点探测在@@刻蚀@@工艺@@中十分重要@@。半导体行业需要可以在@@刻蚀@@工艺@@中为工艺@@监测和@@控制提供关键信息的测量设备@@。目前@@，为了提升良率@@，晶圆刻蚀@@工艺@@使用@@@@独立测量设备和@@原位@@（内置@@）传感器测量@@。相比@@独立测量@@，原位测量可对@@刻蚀@@相关工艺@@@@（如刻蚀@@终点探测@@@@）进行实时@@监测和@@控制@@。

使用@@@@ SEMulator3D®工艺@@步骤进行刻蚀@@终点探测@@@@

通过构建一系列包含虚拟@@刻蚀@@步骤@@、变量@@、流程和@@循环的@@“虚拟@@”工艺@@，可使用@@@@@@ SEMulator3D 模拟原位刻蚀@@终点探测@@@@。流程循环用@@于在@@固定时@@间内重复工艺@@步骤@@，加强工艺@@流程控制@@（如自动工艺@@控制@@@@）的灵活性@@[2]。为模拟控制流程@@，可使用@@@@@@ "For Loop" 或@@ "Until Loop"（就像计算机编程@@）设置一定数量的循环@@。在@@刻蚀@@终点探测@@中@@，可使用@@@@@@ "Until Loop"，因为@@它满足@@“已无材料可供刻蚀@@@@”的条件@@。在@@循环中@@，用@@户可以在@@循环索引的帮助@@下@@确认完成的循环数量@@。此外@@，SEMulator3D 能进行@@“虚拟@@测量@@”，帮助@@追踪并实时@@更@@新刻蚀@@工艺@@循环中的材料厚度@@。通过结合虚拟@@测量@@薄膜厚度估测和@@流程循环索引@@，用@@户可以在@@每个循环后准确获取原位材料刻蚀@@深度的测量结果@@@@。

用@@ SEMulator3D 模拟刻蚀@@终点探测@@的示例@@

初始设定@@

在@@一个简单示例中@@，我们的布局图@@像@@显示处于密集区@@的四个鳍片和@@密集区@@右侧的隔离区@@（见图@@@@1）。我们想测量隔离区的材料完成刻蚀@@时@@密集区@@的刻蚀@@深度@@。我们将用@@于建模的区域用@@蓝框显示@@，其中@@有四个鳍片@@（红色@@显示@@）需要制造@@。此外@@，我们框出了黄色@@和@@绿色@@的测量区域@@，将在@@其中@@分别测量隔离区的薄膜厚度@@ (MEA_ISO_FT) 和@@沟槽区@@的刻蚀@@深度@@ (MEA_TRENCH_FT)。工艺@@流程的第一步是使用@@@@@@ 20nm 厚的硅晶体@@层@@（红色@@）、30nm 的氧化物@@@@（浅蓝色@@@@）和@@ 10nm 的光刻@@胶@@（紫色@@）进行晶圆设定@@（图@@2）。我们曝光鳍片图@@形@@，并对@@使用@@@@基本模型@@刻蚀@@对@@光刻@@胶进行刻蚀@@@@，使用@@@@特定等离子体角度分布的可视性刻蚀@@对@@氧化物@@材料进行@@刻蚀@@@@。氧化物@@对@@光刻@@胶的选择比@@是@@100比@@1。我们在@@@@ SEMulator3D 中使用@@@@可视性刻蚀@@模型@@来观察隔离区和@@有鳍片的密集区@@之间是否有厚度上@@的差异@@。

图@@1：模型@@边界区域@@（蓝色@@），其中@@包含四个鳍片@@（红色@@）和@@用@@于测量隔离区@@（黄色@@）和@@沟槽区@@（绿色@@）薄膜厚度的两个测量区域@@

图@@2：SEMulator3D 模型@@，硅晶体@@（红色@@）、氧化物@@（浅蓝色@@@@）和@@在@@光刻@@胶中显影的四个鳍片@@（紫色@@）

SEMulator3D 刻蚀@@终点探测@@循环@@

SEMulator3D 的工艺@@流程使用@@@@@@ Until Loop 循环流程@@。我们将测量隔离区的材料厚度@@，并在@@隔离氧化物@@薄膜耗尽@@、即厚度为@@0时@@ (MEA_ISO_FT==0) 停止该工艺@@@@。在@@这个循环中@@，每个循环我们每隔@@ 1nm 对@@氧化物@@材料进行@@1秒的刻蚀@@@@，并同时@@测量此时@@@@隔离区氧化物@@薄膜厚度@@。此外@@，我们将在@@每次循环后追踪两个鳍片间沟槽区的刻蚀@@深度@@。这个循环索引有助于追踪刻蚀@@循环的重复次数@@（图@@3）。

图@@3：SEMulator3D 刻蚀@@终点探测@@模拟中的循环流程@@@@

结果@@

对@@隔离薄膜进行刻蚀@@@@，直至其剩余@@ 20nm、10nm 和@@ 0nm 深度的模拟结果@@如图@@@@@@4所示@@。模型@@中计算出隔离薄膜厚度的测量结果@@@@，以及两个鳍片间沟槽区的刻蚀@@深度@@。

图@@4：隔离区薄膜厚度剩余@@ 20nm、10nm 和@@ 0nm 的工艺@@模拟流程@@，及相应从光刻@@胶底部开始的沟槽刻蚀@@深度@@

我们对@@循环模型@@进行近@@30次重复后@@，观察到隔离区的薄膜厚度已经达到@@0，并能追踪到沟槽区氧化物@@的刻蚀@@深度@@（当隔离区被完全刻蚀@@时@@@@，密集区@@ 30nm 的氧化物@@@@已被刻蚀@@@@ 28.4nm）。

结论@@

SEMulator3D 可用@@来创建刻蚀@@终点探测@@工艺@@的虚拟@@模型@@@@。这项技术可用@@来确定哪些材料在@@刻蚀@@工艺@@中被完全去除@@，也可测量刻蚀@@后剩下@@的材料@@（取决于刻蚀@@类型@@）。使用@@@@这一方法可成功模拟原位刻蚀@@深度控制@@。使用@@@@类似方法@@，也可以进行其他类型的自动工艺@@控制@@@@，例如深度反应离子刻蚀@@@@ (DRIE) 或@@高密度等离子体化学气相沉积@@ (HDP-CVD) 工艺@@控制@@。

参考资料@@：

[1] Derbyshire, Katherine. In Situ Metrology for Real-Time Process Control, Semiconductor Online, 10 July 1998, https://www.semiconductoronline.com/doc/in-situ-metrology-for-real-time-....

[2] SEMulator3D V10 Documentation: Sequences, Loops, Variables, etc.

半大马士革集成@@中引入空气间隙@@结构面临的挑战@@

judy — Mon, 18 Dec 2023 07:06:34 +0000

帮助@@imec确定使用@@@@半大马士革集成@@和@@空气间隙@@结构进行@@3nm后段集成的工艺@@假设@@

作者@@：泛林集团@@Semiverse™ Solution部门半导体工艺@@与整合@@工程师@@Assawer Soussou博士@@

随着芯片制造商向@@3nm及以下@@节点@@@@迈进@@，后段模块处理迎来挑战@@

半大马士革集成@@方案中引入空气间隙@@结构可能有助于缩短电阻电容的延迟时@@间@@

随着器件微缩至@@3nm及以下@@节点@@@@，后段模块处理迎来许多新的挑战@@，这使芯片制造商开始考虑新的后段集成方案@@。

在@@3nm节点@@，最先进的铜金属@@化@@将被低电阻@@、无需阻挡层的钌基后段金属@@化@@所取代@@。这种向钌金属@@化@@的转变带来减成图@@形化@@这一新的选择@@。这个方法也被称为@@“半大马士革集成@@”，结合了最小间距@@互连的减成图@@形化@@与通孔结构的传统大马士革@@。

互连线减成图@@形化@@的优点之一@@，是提供了转变至@@（更@@）高深宽比@@金属@@线@@的机会@@。但它也有缺点@@，那就是会增加电容@@。如果引入空气间隙@@结构@@，支持互连线隔离@@，则可以克服这种不良影响@@。因此@@，空气间隙@@常常被视作缩短电阻电容延迟时@@间的主要手段@@。

前文提出的半大马士革集成@@方案可结合完全空气间隙@@集成@@，用@@于最关键的最小间距@@金属@@层@@（M1和@@M2）。它也可以与传统的双大马士革或@@混合金属@@化@@@@方案相结合@@。

我们支持了@@imec的一项研究@@@@，对@@先进@@3nm节点@@后段集成方案进行分析@@。研究@@中@@，我们使用@@@@@@SEMulator3D®工艺@@模拟软件@@对@@半大马士革集成@@流程和@@引入空气间隙@@结构进行模拟@@。这帮助@@@@imec在@@试产线上@@进行硅晶圆处理之前@@，就能更@@好地了解集成潜在@@的挑战和@@相关的失败风险@@。该项目的目标是确定使用@@@@半大马士革集成@@和@@空气间隙@@结构进行@@@@3nm后段集成的工艺@@假设@@。

流程模拟@@

使用@@@@SEMulator3D对@@3nm后段方案的半大马士革空气间隙@@工艺@@流程进行模拟@@。图@@1展示了@@关键的工艺@@步骤@@，其中@@包括@@M1钌刻蚀@@步骤@@、随后的空气间隙@@闭合@@、完全自对@@准通孔@@图@@形化@@@@、完全自对@@准通孔@@/M2金属@@化@@、以及最后的@@M2图@@形化@@。

此次研究@@中@@@@，为了真实地再现空气间隙@@形状@@，我们根据@@imec 10nm半间距@@金属@@互连模块的透射电子显微镜@@ (TEM) 图@@像@@，对@@M1钌图@@形化@@和@@空气间隙@@闭合工艺@@步骤进行校准@@。

图@@1：3nm节点@@后段半大马士革空气间隙@@工艺@@流程@@

空气间隙@@方面的挑战@@

为了避免潜在@@的硅晶圆工艺@@失效@@，我们利用@@@@SEMulator3D研究@@了半大马士革空气间隙@@工艺@@流程中@@，空气间隙@@闭合相关的挑战和@@薄弱环节@@。

图@@2展示了@@3nm节点@@半大马士革空气间隙@@工艺@@面临的挑战@@。其中@@，该图@@突出展示了@@空气间隙@@闭合后进行平坦化@@、以保持介电常数@@k值和@@共形性的需求@@，以及空气间隙@@闭合控制这一关键的工艺@@挑战@@。

我们的模拟显示@@，为了避免引入空气间隙@@失败@@，M1和@@M2之间应该保留一段最小距离@@。换句话说@@，在@@完全自对@@准通孔@@刻蚀@@的第一步@@，必须使用@@@@对@@暴露的硅碳氮空气间隙@@闭合介电材料具有高选择比@@的工艺@@@@。

在@@随后的硅碳氮刻蚀@@工艺@@步骤中@@，为了与下@@层金属@@@@1钌相接@@，需要进行刻蚀@@工艺@@@@，使硅碳氮介电层产生较高的倾斜度@@。这可以减少对@@间隙闭合介电层的过度刻蚀@@@@，并在@@通孔刻蚀@@工艺@@中保持空气间隙@@闭合@@。图@@3左右@@的模拟结果@@分别展示了@@需要的二氧化硅与硅碳氮的刻蚀@@选择比@@@@，和@@理想的硅碳氮倾斜度@@。

图@@2：半大马士革空气间隙@@工艺@@流程挑战@@

图@@3：空气间隙@@闭合的薄弱环节@@

敏感性分析@@

在@@模拟中@@，我们对@@可以控制和@@维持空气间隙@@闭合和@@体积的工艺@@参数进行敏感性分析@@@@。其间@@，通过改变@@M1光刻@@关键尺寸@@、硅碳氮间隙闭合介电层厚度@@、二氧化硅硬掩膜厚度@@、M1钌横向刻蚀@@和@@钌高度@@，我们在@@@@SEMulator3D上@@共进行了@@200次蒙特卡罗实验@@。相关工艺@@参数和@@评估参数范围的详细信息见图@@@@@@4。

图@@4：空气间隙@@闭合工艺@@敏感性分析@@@@

模拟表明@@，关键尺寸越小@@，硅碳氮沉积失败的风险越大@@，因此@@，造成空气间隙@@闭合失败的最大因素是金属@@@@1关键尺寸和@@较小的二氧化硅硬掩膜厚度@@@@。此外@@，金属@@1钌厚度和@@二氧化硅硬掩膜厚度@@也是影响空气间隙@@体积的最大因素@@（见图@@@@5）。

图@@5：工艺@@敏感性研究@@结果@@@@：对@@空气间隙@@闭合失败影响的研究@@@@（上@@2图@@）对@@空气间隙@@体积影响的研究@@@@（下@@2图@@）

空气间隙@@体积敏感性研究@@的结果@@被用@@于量化对@@电阻电容降低的影响@@，相应的分析结果@@见图@@@@@@6。

图@@6：空气间隙@@体积工艺@@敏感性研究@@及其对@@电阻电容降低的影响@@

主要收获@@

在@@这项研究@@中@@@@，我们使用@@@@@@SEMulator3D模拟为@@3nm节点@@后段进行半大马士革空气间隙@@工艺@@的流程@@。为了确定为@@3nm节点@@后段进行半大马士革集成@@的最佳工艺@@@@，模拟研究@@了潜在@@的薄弱环节和@@工艺@@挑战@@。

工艺@@流程模拟@@显示@@，空气间隙@@材料的选择和@@刻蚀@@工艺@@是半大马士革和@@空气间隙@@工艺@@方案能否成功的关键@@。这些工艺@@模型@@非常有价值@@，因为@@imec不用@@经历耗时@@@@、耗财的硅晶圆制造过程@@，就能研究@@@@3nm后段工艺@@方案的关键工艺@@@@。

鸣谢@@
由衷感谢@@@@Gayle Murdoch和@@imec同意我们分享这项研究@@@@。此研究@@获得了@@Pin3s ECSEL Joint Undertaking的支持@@。

使用@@@@半大马士革工艺@@流程@@研究@@后段器件集成的工艺@@@@

judy — Thu, 19 Oct 2023 07:01:58 +0000

作者@@：半导体工艺@@与整合@@ (SPI) 资深工程师@@ Assawer Soussou 博士@@

1. 介绍@@

随着技术推进到@@1.5nm及更@@先进节点@@@@，后段器件集成将会遇到新的难题@@，比@@如需要降低金属@@间距@@和@@支持新的工艺@@流程@@。为了强化电阻电容性能@@、减小边缘定位误差@@，并实现具有挑战性的制造工艺@@@@，需要进行工艺@@调整@@。为应对@@这些挑战@@，我们尝试在@@@@1.5nm节点@@后段自对@@准图@@形化@@中使用@@@@半大马士革方法@@。我们在@@@@imec生产了一组新的后段器件集成掩膜版@@，以对@@单大马士革和@@双大马士革进行电性评估@@。新掩膜版的@@金属@@间距@@分别为@@14nm、16nm、18nm、20nm和@@22nm，前两类是@@1.5nm节点@@后段的最小目标金属@@间距@@@@，后三类用@@于工艺@@窗口评估@@。

SEMulator3D®虚拟@@制造平台可以展示下@@一代半大马士革工艺@@流程@@@@，并使用@@@@新掩膜版研究@@后段器件集成的工艺@@假设和@@挑战@@。此外@@，我们还使用@@@@@@新掩膜版模拟和@@测试了用@@于提升电阻电容性能和@@改进制造的额外工艺@@@@。

2. 在@@自对@@准图@@形化@@中使用@@@@半大马士革方法@@

使用@@@@间隙填充和@@间隔层去除方案@@，我们提出在@@自对@@准图@@形化@@中使用@@@@半大马士革方法@@@@。

间隔层去除方案需要选择性刻蚀@@工艺@@@@。区域选择性沉积@@ (ASD) 是填充@@LE2间隙的最佳沉积选择@@。图@@1 (a) 展示间隙填充工艺@@的剖面图@@@@，以及间隔层和@@@@LE1核心的位置@@。通过使用@@@@@@SEMulator3D软件@@，我们可以更@@好地研究@@间隙填充方案和@@间隔层去除方案会面临的挑战@@。

图@@1：1.5nm节点@@图@@形化@@工艺@@的间隙填充和@@间隔层去除方案@@

3. 半大马士革工艺@@流程@@

我们还使用@@@@@@SEMulator3D虚拟@@制造对@@半大马士革工艺@@流程@@进行了模拟@@。图@@2展示模拟出的工艺@@流程@@。使用@@@@SALELE（自对@@准光刻@@@@-刻蚀@@-光刻@@-刻蚀@@）方法对@@金属@@@@2进行了图@@形化@@@@，并使用@@@@极紫外光刻@@将其连接到金属@@@@3。之后@@，使用@@@@模拟的工艺@@流程对@@金属@@@@2图@@形化@@和@@金属@@@@2与金属@@@@3的连接进行敏感性分析@@@@。

图@@2：使用@@@@新掩膜版进行后段器件集成的半大马士革工艺@@流程@@@@

4. 工艺@@助推器@@

图@@3展示新掩膜版的@@工艺@@助推器@@@@。我们也使用@@@@@@SEMulator3D来模拟和@@分析这些掩膜版助推器的可行性和@@性能@@。

图@@3：掩膜版的@@1.5nm节点@@工艺@@助推器@@@@

5. 混合高度@@

通过定制金属@@线的高度@@，可以完全优化电阻电容性能@@（如图@@@@4），而金属@@线高度的灵活性@@可以通过刻蚀@@金属@@线实现@@。高金属@@线电阻低@@、电容高@@，因此@@可能适用@@于电源线和@@长信号线@@；短金属@@线电阻高@@、电容低@@，因此@@最有可能适用@@于信号线@@。我们使用@@@@@@SEMulator3D对@@这一概念进行了初步分析@@。

图@@4：为优化电阻电容产品性能进行@@的混合高度@@定制@@

6. 类似自对@@准的通孔对@@准@@(SAB)

自对@@准图@@形化@@技术最早被用@@于@@14nm节点@@的互连技术@@。为了生成有效器件@@，需要切断由这一技术产生的平行金属@@线@@。这种切断掩膜的边缘定位误差很有挑战性@@，因此@@在@@@@10nm和@@7nm节点@@开发了自对@@准区块技术@@，将套刻允许误差扩大到@@¾间距@@。边缘定位误差在@@@@1.5nm技术节点@@会更@@具挑战性@@，我们预计这一自对@@准技术需要扩展至通孔层@@。此时@@@@，我们再次使用@@@@@@SEMulator3D研究@@1.5nm节点@@通孔自对@@准的不同选择@@（如图@@@@5）。

图@@5：使用@@@@半大马士革自对@@准通孔以改善通孔套刻精度@@

7. 空气间隙@@

为进行大马士革工艺@@引入了空气间隙@@@@，但还需要额外的刻蚀@@步骤来去除薄层间介质@@。在@@直接金属@@刻蚀@@中@@@@，工艺@@结束时@@会沉积薄层间介质@@。沉积工艺@@可以在@@间距@@紧密处夹止二氧化硅@@，从而形成空气间隙@@@@。在@@模拟中@@，我们探索了空气间隙@@形成的基本模型@@@@，并计划了额外的模拟项目@@。在@@初始工艺@@流程中@@，我们模拟了简单的空气间隙@@填充@@、氧化物@@间隙填充和@@化学机械抛光@@ (CMP)。我们使用@@@@@@SEMulator3D模拟了这一工艺@@流程@@（如图@@@@6）。

图@@6：空气间隙@@工艺@@形成模拟@@

8. 高深宽比@@金属@@线@@

在@@传统的大马士革工艺@@中@@，深宽比@@通常限于@@2左右@@。超过这个深宽比@@@@，就很难在@@不形成空隙的情况下@@沉积金属@@线了@@。直接金属@@刻蚀@@中@@，金属@@高度受限于刻蚀@@工艺@@@@，深宽比@@可以达到甚至超过@@5。因为@@电阻随着尺寸的减小而增加@@，这对@@于先进节点@@来说是很重要的工艺@@助推器@@@@。增加金属@@高度是持续电阻微缩的重要方法@@。直接金属@@刻蚀@@工艺@@的关键挑战是减少刻蚀@@过程中的硬掩膜消耗@@。我们使用@@@@@@SEMulator3D对@@这一挑战进行了建模@@。

9. 混合金属@@化@@@@

为了减少总电阻@@，可以为金属@@线和@@通孔使用@@@@不同的金属@@@@。imec正在@@研究@@中@@对@@这一方面进行探索@@。

10. 结论@@

我们使用@@@@@@SEMulator3D定义和@@模拟@@1.5nm及更@@先进节点@@@@的后段工艺@@流程@@。基于这些模拟结果@@@@，我们建立了新掩膜版的@@设计规则@@。使用@@@@模拟推荐的工艺@@流程@@，我们成功试产了掩膜版@@。SEMulator3D模拟出性能助推器的原始概念后@@，我们也在@@硅片上@@对@@完全自对@@准通孔@@@@、高深宽比@@金属@@线@@和@@空气间隙@@等工艺@@助推器@@进行了演示@@。这些模拟结果@@有助于@@imec先进节点@@领域的研究@@@@，并作用@@于硅芯片这个终端产品上@@@@。

鸣谢@@

感谢@@Martin O'Toole和@@imec向泛林集团@@分享这项研究@@@@。该研究@@得到了@@IT2 ECSEL Joint Undertaking的支持@@。