电子创新@@188足彩外围@@app 网@@ - PCB布局@@ - 188足彩网

PCB布局@@八@@卦@@阵@@分析思路@@

judy — Fri, 12 May 2023 00:11:22 +0000

PCB布局@@是一@@项关键@@的@@电路@@设计@@步骤@@，成功的@@布局@@能够确保电路的@@正常运行@@，并且@@可以提高电路的@@抗干扰能力和@@可靠性@@。在@@布局@@设计过程中@@@@，可以参考永字八@@法@@，结合八@@卦@@图@@和@@六@@十四@@卦@@@@，来分析电路的@@布局@@结构@@、布线@@方式以及@@连接方式@@。

一@@、立定山头@@：在@@布局@@设计之前@@，需要确定布局@@的@@核心部分和@@重点@@，即立定山头@@@@。这一@@步可以结合六@@十四@@卦@@中@@的@@@@@@“乾@@”卦@@，代表@@天@@，表@@示电路设计@@的@@核心和@@关键@@@@。

二@@、留白须广@@：在@@布局@@设计中@@需要留出足够的@@空间来避免元器件之间的@@相互干扰和@@干扰@@，这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“坤@@”卦@@，代表@@地@@，表@@示需要留出足够的@@空间才能使元器件之间的@@信号不会相互干扰@@。

三@@、动静得宜@@：将@@电路中@@的@@@@元器件分为@@动态和@@静态@@，合理布置位置@@，使得动态元器件不会在@@布局@@过程中@@@@对@@静态元器件造成干扰@@。这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“震@@”卦@@，代表@@雷@@，表@@示需要注意电路中@@的@@@@动态部分不会对@@静态部分造成干扰@@。

四@@、虚实皆宜@@：在@@布局@@过程中@@@@，需要考虑元器件之间的@@真实联系和@@虚幻联系@@。这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“离@@”卦@@，代表@@火@@，表@@示需要注意元器件之间的@@联系和@@约束@@，保证电路的@@正常工作@@。

五@@、文武之道@@：在@@布局@@设计中@@需要遵循文武之道@@@@，即柔性和@@刚性的@@搭配@@。这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“巽@@”卦@@，代表@@风@@，表@@示需要在@@电路设计@@中@@@@，遵循柔性和@@刚性的@@配合@@，使得电路的@@工作稳定@@。

六@@、先难后易@@：在@@布局@@设计中@@需要优先考虑最难的@@部分@@，最后@@再考虑最容易的@@部分@@。这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“坎@@”卦@@，代表@@水@@，表@@示需要从最难的@@部分开始设计@@，逐步解决问题@@，保证电路的@@正常工作@@。

七@@、开闭有序@@：在@@布局@@设计过程中@@@@需要注意元器件之间的@@开闭状态和@@顺序@@，使得电路的@@工作有条不紊@@。这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“艮@@”卦@@，代表@@山@@，表@@示需要关注开闭状态和@@顺序的@@合理性@@，保证电路工作的@@有序性@@。八@@、重于泰山@@@@：在@@布局@@设计中@@需要特别@@注意电路中@@的@@@@关键@@部分@@、关键@@元器件@@、电源等@@，这些部分构成了电路的@@@@“泰山@@”。这一@@步可以参考六@@十四@@卦@@中@@的@@@@@@“坤@@”卦@@，代表@@地@@，表@@示需要特别@@关注电路中@@的@@@@关键@@部分@@，保证电路的@@正常工作@@。

以上是永字八@@法在@@@@PCB布局@@设计中@@的@@@@应用@@，同时@@@@可以结合八@@卦@@图@@和@@六@@十四@@卦@@@@来进行布局@@设计和@@分析@@。在@@具体实践中@@@@，需要根据电路的@@具体特点和@@要求进行调整和@@优化@@。

免责声明@@：本文转载于网@@络@@，转载此文目的@@在@@于传播相关技术知识@@，版权归原作者@@所有@@，如涉及侵权@@，请联系小编删除@@(联系邮箱@@：service@eetrend.com )。

混合信号@@PCB布局@@设计的@@基本准则@@

judy — Tue, 11 Oct 2022 07:09:58 +0000

作者@@：Kevin Chesser 和@@ May Porley,ADI应用工程师@@

摘要@@

本文详细说明在@@设计@@混合信号@@@@PCB的@@布局@@时@@应考虑的@@内容@@。本文将@@涉及@@188足彩外围@@app 放置@@、电路板分层@@和@@接地平面@@方面的@@考量@@。本文讨论的@@准则为@@混合信号@@板的@@布局@@设计提供了一@@种实用方法@@，对@@所有背景的@@工程师应当都能有所帮助@@。

简介@@

混合信号@@PCB设计要求对@@模拟和@@数字电路有基本的@@了解@@，以最大程度@@地减少@@（如果不能防止的@@话@@）信号干扰@@。构成现代系统的@@@@188足彩外围@@app 既有在@@数字域运行的@@@@188足彩外围@@app ，又有在@@模拟域运行的@@@@188足彩外围@@app ，必须精心设计以确保整个@@系统的@@信号完整性@@。

作为@@混合信号@@开发过程的@@重要组@@成部分@@，PCB布局@@可能令人生畏@@，而@@188足彩外围@@app 放置@@仅仅是开始@@。还有其他因素必须考虑@@，包括电路板各层@@以及@@如何适当管理这些层@@@@，以最大程度@@地减少@@寄生电容@@ （PCB的@@平面间层@@之间可能会意外产生此类电容@@）引起的@@干扰@@。

接地也是混合信号@@系统的@@@@PCB布局@@设计中@@的@@@@一@@个@@重要步骤@@。尽管接地是行业中@@经常争论的@@一@@个@@话题@@，但对@@于工程师来说@@，制定@@一@@套标准化方法不一@@定是最简单的@@任务@@。例@@如@@，高质量接地的@@某个@@单一@@问题可能会影响@@高性能混合信号@@@@PCB设计的@@整个@@布局@@@@。因此@@，不应忽略此方面@@。

188足彩外围@@app 放置@@

与建造房屋类似@@，放置@@电路@@188足彩外围@@app 之前必须创建@@系统的@@平面规划图@@@@。此步骤将@@奠定系统设计的@@整体完整性@@，并应有助于避免高噪声信号干扰@@@@。

在@@制定@@平面图@@时@@@@，建议遵循原理图@@的@@信号路径@@，尤其是对@@于高速电路@@。188足彩外围@@app 的@@位置也是设计的@@关键@@方面@@。设计人员应能识别重要的@@功能模块@@、信号以及@@模块之间的@@连接@@，从而@@确定各@@188足彩外围@@app 在@@系统中@@的@@@@最佳@@位置@@。例@@如@@，连接器最好放置@@在@@板的@@边缘@@，而@@辅助@@188足彩外围@@app （如去耦电容和@@晶振@@）必须尽可能靠近混合信号@@器件放置@@@@。

模拟和@@数字模块分离@@@@

为@@了尽量减少模拟和@@数字信号的@@共同返回路径@@，可以考虑模拟和@@数字模块分离@@@@@@，以使模拟信号@@不会与数字信号混合@@。

图@@1. 模拟和@@数字电路分离@@@@

图@@1显示了模拟和@@数字电路分离@@@@的@@一@@个@@很好的@@例@@子@@。分割模拟和@@数字部分时@@应注意以下事项@@：

建议将@@敏感的@@模拟@@188足彩外围@@app （如放大@@器和@@基准电压源@@）放置@@在@@模拟平面内@@。类似地@@，高噪声的@@数字@@188足彩外围@@app （如逻辑控制和@@时@@序模块@@）必须放在@@另一@@侧@@/数字平面上@@。
如果系统包含一@@个@@具有@@低数字电流的@@混合信号@@模数转换器@@(ADC)或@@数模转换器@@(DAC)，则对@@此的@@处理方式可以与模拟平面中@@包含的@@模拟@@188足彩外围@@app 相似@@。
对@@于具有@@多个@@高电流@@ADC和@@DAC的@@设计@@，建议将@@模拟和@@数字电源分开@@。也就是说@@， AVCC 必须与模拟部分绑定@@，而@@DVDD应连接到@@数字部分@@。
微处理器和@@微控制器可能会占用空间并产生热量@@。这些器件必须放置@@在@@电路板的@@中@@心以便更好地散热@@，同时@@@@应靠近与其相关的@@电路@@模块@@。

电源模块@@

电源是电路的@@重要组@@成部分@@，应妥善处理@@。根据经验@@，电源模块@@必须与电路的@@其余部分隔离@@@@，同时@@@@仍应靠近其供电的@@@@188足彩外围@@app 。

复杂系统中@@的@@@@器件可能有多个@@电源引脚@@@@，在@@这种情况下@@，模拟部分和@@数字部分可以分别使用@@专用电源模块@@@@，以避免高噪声数字干扰@@。

另一@@方面@@，电源布线@@应短而@@直@@，并使用@@宽走线以减小电感和@@避免限流@@。

去耦技术@@

电源抑制比@@(PSRR)是设计人员在@@实现系统目标性能时@@必须考虑的@@重要参数之一@@@@。PSRR衡量器件对@@电源变化的@@灵敏度@@@@，最终将@@决定器件的@@性能@@。

为@@了保持最佳@@PSRR，有必要防止高频能量进入器件@@。为@@此@@，可以利用电解电容@@和@@陶瓷电容的@@组@@合将@@器件电源适当去耦到低阻抗接地平面@@@@。

适当去耦的@@目的@@是为@@电路运行创造一@@个@@低噪声环境@@。基本规则是通过提供最短路径来使电流轻松返回@@。

设计人员务必注意关于@@每个@@器件的@@高频滤波@@建议@@。更重要的@@是@@，该清单将@@用作指南@@，提供一@@般@@去耦技术@@及其正确的@@实施方案@@：

电解电容@@充当瞬态电流的@@电荷储存器@@，以最大程度@@地降低电源上的@@低频噪声@@，而@@低电感陶瓷电容用于降低高频噪声@@。另外@@，铁氧体磁珠是可选的@@@@，但会增加高频噪声隔离@@和@@去耦@@。
去耦电容必须尽可能靠近器件的@@电源引脚@@放置@@@@。这些电容应通过过孔@@或@@短走线连接到@@低阻抗接地平面@@的@@较大区域@@，以最大程度@@地减少@@附加串联电感@@。
较小电容@@（通常@@为@@@@0.01μF至@@0.1μF）应尽可能靠近器件的@@电源引脚@@放置@@@@。当器件同时@@@@有多个@@输出切换时@@@@，这种布置可防止运行不稳定@@。电解电容@@（通常@@为@@@@10μF至@@100μF）距离@@器件的@@电源@@ 引脚@@应不超过@@1英寸@@。
为@@使实施更轻松@@，可以利用器件@@GND引脚@@附近的@@过孔@@通过@@T型连接将@@去耦电容@@连接到@@接地平面@@@@，而@@不是创建@@走线@@。示例@@@@参见图@@@@2。

图@@2. 电源引脚@@的@@去耦技术@@@@

电路板层@@@@

一@@旦完成@@188足彩外围@@app 放置@@和@@平面规划图@@@@，我们就可以看看电路板设计的@@另一@@个@@方面@@——通常@@称之为@@电路板层@@@@@@。强烈建议先考虑电路板层@@@@@@，再进行@@PCB布线@@，因为@@@@这将@@确定系统设计的@@允许回流路径@@。

电路板层@@@@指电路板中@@铜层@@的@@垂直布置@@。这些层@@应管理整个@@电路板的@@电流和@@信号@@。

图@@3. 4层@@PCB示例@@@@

图@@3显示了电路板各层@@的@@视觉表@@示@@。表@@1详细说明了一@@个@@典型@@@@4层@@PCB的@@设置@@：

表@@1. 典型@@4层@@PCB

通常@@，高性能数据收集系统应有四@@层@@或@@更多层@@@@。顶层@@通常@@用于数字@@/模拟信号@@，而@@底层@@用于辅助信号@@。第二@@层@@@@（接地层@@@@）充当阻抗控制信号的@@参考平面@@，用于减少@@IR压降并屏蔽顶层@@中@@的@@@@数字信号@@。最后@@，电源平面位于第三@@层@@@@。

电源和@@接地平面@@必须彼此相邻@@，因为@@@@它们提供了额外的@@平面间电容@@，有助于电源的@@高频去耦@@。

对@@于接地层@@@@@@，这些年来针对@@混合信号@@设计的@@建议已改变@@@@。多年来@@，将@@接地平面@@分为@@模拟和@@数字两部分是有道理的@@@@，但是@@对@@于现代的@@混合信号@@器件@@，建议采用一@@种新方法@@。适当的@@平面规划和@@信号分离@@应能防止高噪声信号的@@相关问题@@。

接地平面@@：分离@@还是不分离@@@@？

接地是混合信号@@@@PCB布局@@设计中@@的@@@@一@@个@@重要步骤@@。典型@@4层@@PCB至@@少须有一@@层@@专门用于接地平面@@@@，以确保返回信号通过低阻抗路径返回@@。所有集成电路接地引脚@@应路由并直接连接到@@低阻抗接地平面@@@@，从而@@将@@串联电感和@@电阻降至@@最低@@。

对@@于混合信号@@系统@@，分离@@模拟和@@数字接地已成为@@一@@种标准接地方法@@。但是@@，具有@@低数字电流的@@混合信号@@器件最好通过单一@@接地进行管理@@。更进一@@步@@，设计人员必须根据混合信号@@电流需求考虑哪种接地做法最合适@@。设计人员须考虑两种接地做法@@。

单一@@接地平面@@@@

对@@于具有@@单个@@@@低数字电流@@ADC或@@DAC的@@混合信号@@系统@@，单一@@实接地平面@@会是最佳方法@@。要理解单一@@接地层@@@@的@@重要性@@，我们需要回顾返回电流@@。返回电流是指返回接地以及@@器件之间的@@走线以形成一@@个@@完整环路的@@电流@@。为@@了防止混合信号@@干扰@@，必须跟踪整个@@@@PCB布局@@中@@的@@@@每条返回路径@@。

图@@4. 采用实接地平面@@的@@系统的@@返回电流@@

图@@4中@@的@@@@简单电路显示了单一@@实接地平面@@相对@@于分离@@接地平面@@的@@优势@@。信号电流具有@@大小相等但方向相反的@@返回电流@@。该返回电流在@@接地平面@@中@@流回源@@，它将@@沿着阻抗最小的@@路径流动@@。

对@@于低频信号@@，返回电流将@@沿着电阻最小的@@路径流动@@，通常@@是器件接地基准点之间的@@直线@@。但对@@于较高频率信号@@，返回电流的@@一@@部分会尝试沿着信号路径返回@@。这是因为@@@@沿此路径的@@阻抗较低@@，流出和@@返回的@@电流之间形成的@@环路最小@@。

模拟地@@和@@数字地分离@@@@

对@@于难以采用实接地方案的@@复杂系统@@，分离@@接地可能更合适@@。分离@@接地平面@@是另一@@种常用方法@@，接地平面@@一@@分为@@二@@@@：模拟接地平面@@和@@数字接地平面@@@@。这适用于具有@@多个@@混合信号@@器件并消耗高数字电流的@@更复杂系统@@。图@@5显示了采用分离@@接地平面@@的@@系统示例@@@@@@。

图@@5. 采用分离@@接地平面@@的@@系统的@@返回电流@@

对@@于采用分离@@接地平面@@的@@系统@@，实现整体接地的@@最简单解决方案是消除接地平面@@的@@中@@断@@，并允许返回电流采取更直接的@@路线@@，通过星形接地交界处流回@@。星形接地是混合信号@@@@布局@@设计中@@模拟和@@数字接地平面@@连接在@@一@@起的@@交界处@@。

在@@常见系统中@@@@，星形接地可以与模拟和@@数字接地平面@@之间的@@简单狭窄连续交界相关@@。对@@于更复杂的@@设计@@@@，星形接地通常@@用跳线分流到接地接头来实现@@。星形接地中@@没有电流流动@@，因此@@不需要承载高电流的@@接头和@@跳线分流器@@。星形接地的@@主要作用是确保两个@@接地具有@@相同的@@基准电平@@。

设计人员务必检查@@每个@@器件的@@数据手册中@@提供的@@接地建议@@，确保符合接地要求并避免与接地有关的@@问题@@。另一@@方面@@，具有@@AGND和@@DGND引脚@@的@@混合信号@@器件可以与各自的@@接地平面@@相连因为@@@@星形接地也会在@@一@@点上连接两种接地@@。这样@@，所有高噪声数字电流都会流过数字电源@@，一@@直流到数字接地平面@@@@，并回到数字电源@@，同时@@@@与敏感的@@模拟电路隔离@@@@。AGND和@@DGND平面的@@隔离@@必须在@@多层@@@@PCB的@@所有层@@上实现@@。

其他常见接地做法@@

可以采用下面的@@步骤或@@检查@@清单来确保在@@混合信号@@@@/数字系统中@@实施了适当的@@接地方案@@：

星形接地点的@@连接应由较宽的@@铜走线构成@@。
检查@@接地平面@@有无窄走线@@，这些连接是不合需要的@@@@。
提供焊盘@@和@@过孔@@很有用@@，以便在@@必要时@@可以连接模拟和@@数字接地平面@@@@。

结论@@

混合信号@@应用的@@@@PCB布局@@可能很有挑战性@@。创建@@188足彩外围@@app 平面规划图@@只是起点@@。当努力实现混合信号@@系统布局@@的@@最佳@@性能时@@@@，正确管理电路板层@@@@和@@制定@@适当的@@接地方案也是系统设计人员必须考虑的@@关键@@点之一@@@@。制定@@188足彩外围@@app 平面规划图@@将@@有助于奠定系统设计的@@整体完整性@@。适当地组@@织电路板层@@@@将@@有助于管理整个@@电路板的@@电流和@@信号@@。最后@@，选择@@最有利的@@接地方案将@@会改善系统性能@@，并防止与高噪声信号和@@返回电流相关的@@问题发生@@。

PCB布局@@

如何设置@@PCB迹线角@@度@@@@？最好是@@45度@@还是圆弧@@？90度@@直角@@接线可以吗@@？

judy — Mon, 26 Sep 2022 07:01:35 +0000

在@@设计@@PCB布局@@和@@布线@@时@@@@，将@@提到高速信号迹线的@@转角@@@@。很多人会说@@，高速信号不应该以直角@@跟踪@@，而@@是应该以@@45度@@角@@跟踪@@，并且@@可以说弧将@@大于@@45度@@，转角@@更好@@。

那么@@，PCB布局@@到底是否可以@@90度@@布线@@@@？

高频和@@高速信号传输线应避免以@@90°角@@布线@@@@，这在@@各种@@PCB设计指南中@@都是强烈要求的@@@@，因为@@@@高频和@@高速的@@信号传输线需要保持特性阻抗一@@致@@，并且@@在@@传输线的@@角@@部使用@@@@90°角@@路由@@，将@@改变@@线宽@@@@。90°角@@处的@@线宽@@约为@@@@正常线宽@@的@@@@1.414倍@@。因为@@@@线宽@@变化@@，会引起信号反射@@。同时@@@@，拐角@@处的@@额外寄生电容也将@@导致耗时@@的@@信号传输@@，延迟影响@@@@。

当然@@，当信号沿均匀互连传播时@@@@，传输的@@信号将@@没有反射和@@失真@@。如果均匀互连上有@@90°角@@，则会导致角@@处@@pcb传输线的@@宽度@@发生变化@@。根据相关电磁理论计算表@@明@@，这肯定会带来信号的@@反射效应@@。

理论上是这样@@@@，但理论毕竟是理论@@。

对@@于高速数字信号@@，90°转角@@将@@对@@高速信号传输线产生一@@定影响@@@@。对@@于我们当前的@@高密度@@和@@高速@@pcb，一@@般@@迹线宽@@度@@为@@@@4-5mil，90°角@@的@@电容约为@@@@10fF。据估计@@，由该电容器引起的@@累积延迟约为@@@@0.25ps，因此@@具有@@@@5mil线宽@@的@@导线上的@@@@90°角@@不会对@@当前高速数字信号@@（100 psec上升沿时@@间@@）产生很大影响@@@@。

对@@于高频信号传输线@@，为@@了避免集肤效应造成的@@信号损坏@@，通常@@使用@@更宽的@@信号传输线如@@50Ω阻抗和@@@@100mil线宽@@。90°角@@处的@@线宽@@约为@@@@141mil，由寄生电容引起的@@信号延迟约为@@@@25ps。此时@@@@，90°角@@将@@产生非常严重的@@影响@@@@。

同时@@@@，微波传输线总是希望尽量减少信号的@@损失@@。90°角@@处的@@阻抗不连续性和@@外部的@@寄生电容将@@导致高频信号的@@相位和@@振幅误差@@、输入和@@输出之间的@@失配@@，以及@@可能存在@@的@@寄生耦合@@，从而@@导致电路性能恶化@@，影响@@PCB电路信号的@@传输特性@@。

关于@@90°信号布线@@@@，我们的@@观点是尽可能避免@@90°布线@@。单个@@@@90°角@@对@@高速数字传输线信号质量的@@影响@@@@，相对@@于导线高度@@和@@参考平面的@@偏差@@、导线本身蚀刻过程中@@线宽@@和@@线间距均匀性的@@偏差@@，以及@@片材介电常数对@@频率信号变化的@@影响@@@@，即使通过寄生效应@@，也远比@@90°角@@更成问题@@。

然而@@@@，今天的@@高速数字电路传输线总是必须缠绕在@@相同的@@长度@@上@@。当超过十个@@或@@二@@十个@@角@@重叠时@@@@，由这些@@90°角@@的@@累积效应引起的@@信号上升延迟将@@变得不可忽略@@。高速信号始终沿阻抗路径传输@@，90°角@@长度@@相等@@，最终实际信号传输路径将@@略短于原始路径@@。

同时@@@@，在@@90°角@@处布线@@电缆在@@工程美学方面不符合人们的@@美学@@。因此@@，对@@于当前布局@@@@，无论您使用@@的@@是高频@@/高速信号线@@，除非有特殊要求@@，否则应尽量避免@@90°角@@布线@@@@。

本文转载自@@：EDA365电子论坛微信公众号@@

PCB布局@@

带过流保护@@的@@低侧栅驱动器@@PCB布局@@技巧@@

judy — Thu, 18 Aug 2022 03:20:10 +0000

作者@@：Wchu1，翻译@@：陈子颖@@，本文转载自@@：英飞凌工业半导体微信公众号@@

英飞凌的@@@@1ED44173/5/6是新的@@低侧栅极驱动@@器@@@@@@IC，集成了过流保护@@@@（OCP）、故障状态输出和@@启用功能@@。这种高集成度@@驱动器对@@于采用升压拓扑结构并接参考地的@@@@PFC（数字控制功率因数校正@@）应用非常友好@@。

在@@PFC应用中@@@@，分流器被用来采样功率开关电流或@@直流母线电流@@。分流器的@@位置根据选择@@的@@控制方法而@@不同@@。例@@如@@，在@@图@@@@1例@@1中@@，分流器位于@@IGBT发射极和@@系统地之间@@，以便当控制器在@@交错@@PFC应用中@@@@实施峰值电流控制或@@电流平衡控制时@@@@，采样功率开关的@@电流@@。

相比之下@@，图@@1例@@2显示了位于系统地和@@直流母线负极之间的@@分流器@@，以便感应直流母线电流@@。这种配置常用于平均电流模式控制@@，数字控制器可以根据平均电流和@@直流母线电压反馈来计算输入功率@@。

图@@1：两种不同类型的@@带@@OCP的@@低侧栅极驱动@@器@@@@：1ED44176N01F（例@@1）具有@@正电流采样以满足第一@@种分流器位置的@@要求@@，而@@1ED44173/5N01B（例@@2）具有@@负电流感应以满足第二@@种分流器位置的@@要求@@

家用空调中@@的@@@@应用@@

在@@当今带有数字控制@@PFC的@@家用空调@@（RAC）应用中@@@@，控制器使用@@功率反馈信号来实现自适应直流母线电压控制@@。这样@@，当使用@@较低的@@直流母线电压时@@@@，可以在@@轻负载时@@降低损耗@@，而@@当需要满负载时@@@@，则切换到全直流母线@@。

由于分流配置不同@@，英飞凌设计了两种不同类型的@@带@@@@OCP的@@低侧栅极驱动@@器@@@@：1ED44176N01F（图@@1，例@@1），以及@@1ED44173N01B和@@1ED44175N01B（图@@1，例@@2）。前者具有@@正电流感应满足例@@一@@分流配置@@，而@@后两者具有@@负电流感应满足例@@二@@分流配置@@。1ED44175N01B的@@目标是驱动@@IGBT，而@@1ED44173N01B则是驱动@@MOSFET。

图@@2：1ED44173/5/6功能的@@差异@@

在@@PFC这样@@的@@大电流@@、高速开关电路中@@@@，PCB布局@@始终是一@@个@@挑战@@。一@@个@@好的@@@@PCB布局@@可以确保器件运行条件和@@设计稳定性@@。不适当的@@@@188足彩外围@@app 或@@布局@@可能会导致开关不稳定@@、过高的@@电压振铃或@@电路闩锁@@。

栅极驱动@@IC的@@最佳@@PCB布局@@技巧@@

1. 当在@@微控制器和@@栅极驱动@@器@@之间采用@@RC滤波@@电路时@@@@，输入端的@@布线@@要尽可能短@@（小于@@2-3厘米@@）。

2. EN/FLT输出是开漏输出@@，所以需要用上拉电阻将@@其拉到@@5V或@@3.3V的@@逻辑电源上@@。设计时@@@@，将@@RC滤波@@器放在@@靠近栅驱动器的@@地方@@。

3. 为@@了防止过电流保护中@@的@@@@错误触发@@，OCP和@@地之间的@@@@RC滤波@@器接线应尽可能短@@。

4. 尽可能将@@每个@@电容器安装在@@靠近栅极驱动@@器@@引脚@@的@@地方@@。

5. 将@@微控制器的@@地线直接连接到@@@@COM引脚@@（1ED44173/5N01B）。

6. 将@@栅极输出回路连接到@@@@COM，并将@@微控制器的@@接地引脚@@连接到@@@@VSS逻辑接地引脚@@@@（1ED44176N01F），这可以防止逻辑输入引脚@@与驱动器输出回路的@@噪声耦合@@。

让我们来看看正确的@@布局@@所能产生的@@效果@@。下面的@@例@@子显示了@@1ED44175N01B和@@TO-247 IGBT（例@@如@@IKW40N65WR5）的@@电路@@（图@@3）和@@布局@@实现@@（图@@4）的@@情况@@。通过这种设计@@，可以减少@@PCB的@@环路面积和@@电感@@。

图@@3：1ED44175N01B的@@电路@@图@@@@

图@@4：上述电路的@@@@PCB布局@@

如何减少@@PCB走线包围面积以减小寄生电感@@

将@@1ED44175N01B放置@@在@@靠近@@IGBT栅极和@@发射极的@@地方@@

将@@去耦电容@@（C3）直接放在@@@@VCC和@@COM引脚@@上@@

将@@滤波@@电容@@（C1和@@C4）和@@故障清除时@@间编程电容@@（C2）放在@@靠近引脚@@的@@地方@@

将@@接地平面@@置于@@1ED44175N01B的@@正上方或@@正下方@@，这样@@可以减少@@走线电感@@

此外@@，连接到@@COM的@@接地平面@@有助于作为@@辐射噪声屏蔽层@@@@，并为@@器件耗散功率提供散热路径@@。遵循这些布局@@提示可以消除常见的@@噪声耦合问题@@，节省你的@@开发时@@间@@。

将@@2016尺寸@@的@@晶体谐振器@@贴装到@@3225尺寸@@PCB布局@@上@@进行测试@@

judy — Tue, 16 Aug 2022 03:20:51 +0000

在@@考虑小型晶体谐振器@@时@@@@，可以将@@@@2016尺寸@@的@@晶体谐振器@@贴装到@@目前使用@@的@@@@3225尺寸@@PCB布局@@上@@，然后@@对@@其进行评估@@。此处介绍这种自对@@准测试的@@相关内容@@。

文章来源@@：murata官网@@@@

【收藏@@】大牛总结的@@@@30个@@PCB布局@@的@@细节与心得@@

judy — Tue, 10 May 2022 06:11:21 +0000

01.滤波@@电容要尽量与芯片电源近@@，振荡器也是@@，在@@振荡器前端放电阻@@。

02.改变@@电路板大小在@@@@Design的@@Board Shape里@@。

03.放置@@188足彩外围@@app ，过孔@@，焊盘@@，覆铜@@，放文本等都可用快捷键@@@@@@P+L。

04.画@@完后要规定禁止布线@@层@@即@@KeepOut-Layer层@@，P+L布线@@。

05.覆铜@@(place polygon pour)之前要修改安全间距@@design rules(clearance 16mil左右@@)注意一@@般@@用@@Hatched，并且@@NET网@@络连接到@@地@@GND,选择@@pour all same net projects,还要去除死铜@@（remove dead copper）。

补充@@：多层@@覆铜@@要注意电源层@@和@@地层@@@@，因为@@@@FPGA里@@面的@@走线只有@@6mil,所以覆铜@@的@@时@@候@@要把@@@@rule->clearance设置为@@@@6mil再覆铜@@@@，在@@其他层@@覆铜@@的@@时@@候@@最好@@rule->clearance弄大一@@点@@16mil左右@@，再把@@规则改回去@@，这时@@候@@@@Track 8mil,Grid 24mil。

06.在@@顶层@@和@@底层@@覆铜@@时@@要注意@@Track 12mil,Grid 24mil。

07.地线和@@电源线一@@般@@要很粗@@60-80mil，正常最小线宽@@@@10mil，FPGA一@@般@@6mil。

08.排线操作用@@S+L，使用@@P+M布线@@，“<” “>”号调整间距@@，放导线用@@P+L,特别@@是在@@指定某一@@层@@比如禁止布线@@层@@的@@时@@候@@只能用这个@@@@。

09.小键@@盘加减@@+，-号为@@各层@@之间切换用@@@@，Page Up放大@@，Page Down缩小@@。

10.距离@@测量@@R+M,单位@@mil和@@毫米@@ mm切换用@@Q键@@。

11.放置@@器件时@@@@：X左右@@对@@称@@，Y上下对@@称@@，SPACE为@@90度@@翻转@@，器件查看@@属性用@@Tab键@@。

12.画@@封装图@@时@@@@，J+L为@@Jump to Location定位到某一@@点@@。

13.定基点画@@封装在@@@@Preference的@@PCB中@@的@@@@Display中@@Origin Maker。

14.画@@PCB封装时@@可用队列粘贴@@P+S。

15.导入@@PCB更新时@@要在@@原理图@@中@@@@UPdate,导入@@原理图@@更新要在@@@@PCB中@@UPdate，这个@@时@@候@@如果不改变@@原理图@@引脚@@顺序可以使用@@@@project->option->option中@@的@@@@change sch pins不勾选来做到@@，交互式布线@@@@中@@经常用到@@，但是@@需要注意@@：

有时@@候@@只更新一@@个@@器件就需要自己去找到要更新的@@网@@标和@@器件@@，不要全更新@@。

16.加工时@@@@，一@@般@@加阻焊@@（表@@面为@@绿@@），丝印@@（显示器件标识@@），板厚一@@般@@@@1.5-2mm。

17.画@@PCB封装图@@要在@@@@TOP OverLayers（黄色@@）。

18.模拟电源和@@一@@般@@电源之间一@@般@@要加一@@个@@电感@@（10mH左右@@）消除信号的@@影响@@@@，加两个@@@@0.1uf的@@电容滤波@@@@。

19.单片机的@@模拟参考输入端@@AREF要接电解电容@@滤波@@@@，而@@且要接模拟地@@@@，模拟地@@（AGND）与一@@般@@地@@（GND）之间加一@@个@@电阻@@，并且@@正负模拟参考输入端之间要加电容@@（0.1uf）滤波@@。

20.自动标号用@@Tools--Annotate Schematics。

21.画@@器件原理图@@的@@时@@候@@@@，善用器件排列规则来画@@图@@@@，比如输入引脚@@在@@左边@@，输出在@@右边@@，电源在@@上边@@，地在@@下边@@。

22.画@@原理图@@库时@@@@，可以用分部分@@（part）来设计引脚@@特别@@多的@@芯片@@。

23.低电平可以使字母头上显示一@@个@@横线来表@@示@@。

24.先选择@@多个@@焊盘@@@@，按@@S加上@@component connection,再加上@@@@Multiple traces,选择@@器件@@，加上@@~键@@。

25.在@@布置@@PCB时@@，必须先要设置规则@@（很重要@@），rule中@@要设置@@Via,Clearance等等@@。

26.Shift+S 看单层@@所有布线@@@@，Ctrl+鼠标右键@@@@+拖动@@=放大@@或@@者缩小@@@@，多层@@布线@@非常有用@@。

27.当重复器件比较多时@@候@@@@，使用@@排列组@@合@@Align，选择@@要排列的@@元器件@@，快捷键@@@@shift+ctrl+H,水平均匀排列@@，shift+ctrl+V,垂直均匀排列@@，shift+ctrl+T,shift+ctrl+B。

28.把@@188足彩外围@@app 放到底层@@@@:选中@@@@器件@@，按@@L。

29.画@@PCB时@@候@@，出现器件或@@者过孔@@绿色时@@@@，使用@@design->rule中@@设置规则@@，可以先用规则检查@@查看@@是哪里@@出了问题@@。

30.群操作@@：选中@@@@你要操作的@@所有器件@@，使用@@Shift+鼠标左键@@双击@@其中@@一@@个@@器件进行属性设置@@。

31.需要把@@原理图@@或@@者@@PCB转换为@@@@pdf格式@@：File->Smart PDF->选择@@路径和@@设置就可以得到原理图@@@@pdf格式@@。

32.在@@一@@个@@工程中@@的@@@@所有原理图@@中@@的@@@@网@@标都是相通的@@@@，如果要用总图@@和@@子图@@@@，选择@@Design->Creat Sheet Symbol From Sheet or HDL。

补充@@：

1、添加信号层@@用@@Design->Layer Stack Manager选中@@@@top Layer然后@@add；

2、扇出功能@@:FPGA多引脚@@可以@@Auto Route->Fanout->component然后@@选中@@@@你要扇出的@@器件@@，根据情况勾选@@；

3、改变@@PCB引脚@@顺序后要反编译到原理图@@用@@Project->Project Option->options把@@其中@@的@@@@@@Changing Schematic Pins勾选项去掉@@，然后@@Design->Update Schmetics in xx.ProPCB。

4、交互式布线@@@@:就是改变@@其中@@的@@@@引脚@@顺序需要注意@@：

首先要配置可以交换的@@管脚@@@@Tools->pin/Part Swapping->configure选中@@@@你要交换的@@芯片比如@@FPGA，然后@@选择@@@@可以交换的@@@@IO管脚@@，不能选中@@@@时@@钟和@@一@@些配置管脚@@比如@@nCSO,nCE,ASDO,DATA0等等@@，这些都不能交换@@，Show Assign IO pin Only，然后@@将@@他们选中@@@@后增加到一@@个@@组@@比如@@Type组@@；

Pin Swap勾选上这样@@才允许交换引脚@@@@；

Tools->Pin/Part Swapping->Interactive Pin/Net swaping(快捷键@@@@TWI)。

5、布多层@@板注意@@：

FPGA内部线宽@@@@6mil(这个@@要根据@@FPGA中@@引脚@@之间的@@最小间距来看@@！)，通孔大小外圆@@20mil，内圆@@8mil,电源类通孔外圆@@50内圆@@20；

等长线@@：对@@时@@钟同步严格要求的@@需要布等长线@@@@，查看@@PCB，view->Workspace Panels->PCB->PCB，将@@要布的@@网@@络分成一@@组@@便于观察线长@@（双击@@All Net添加一@@组@@网@@络@@），Tools->Interactive Lenth Tuning(快捷键@@@@TR)，选择@@网@@络中@@一@@根线后@@Tab可以设置增加网@@络@@，然后@@找到网@@络中@@最长的@@线进行等长布线@@@@，通过这个@@布线@@@@ ，之前要先连接好线@@，给出足够空间@@c、差分线@@:对@@DVI类接口需要布差分线@@@@，view->Workspace Panels->PCB->PCB然后@@选择@@@@Differential Pairs Editor，新建你要布的@@差分线@@@@，也可以先在@@原理图@@中@@标注@@，然后@@用@@Tools->Interactive Diff Pair Lenth Tuning(快捷键@@@@TI)，选中@@@@一@@根线后按@@@@Tab进行你要布得最长的@@线为@@标准进行布线@@@@；

按@@S+N可以选择@@整条网@@络@@，有利于删除@@；

使器件固定@@，双击@@后选择@@@@locked。

补充@@：

1、必须要说的@@东西@@，板子最后@@的@@检查@@非常重要@@，特别@@unrouted 检查@@，板子焊接之前的@@电源和@@地检查@@也是@@，不要酿成大错@@；

2、在@@PCB中@@按@@@@L直接可以编辑各层@@的@@显示和@@隐藏@@；

3、尽量十字叉交错布线@@@@，减小信号干扰@@@@。

PCB布局@@