电子创新@@188足彩外围@@app 网@@ - SiC-FET - 188足彩网

SiC FET的@@脉冲电流@@能力量化@@

judy — Thu, 30 Nov 2023 01:58:42 +0000

作者@@：Qorvo功率@@器件@@@@高@@级@@工程经理@@Pete Losee

宽@@带隙@@（WBG）器件@@，尤其@@是@@@@SiC FET、碳化硅@@@@JFET的@@级@@联和@@共封装@@硅@@@@MOSFET，正在@@引领降低@@半导体@@开关@@@@功率@@损耗@@的@@竞赛@@。这种安排产生了一个常关器件@@@@，带有@@一个简单的@@@@栅极@@驱动器和@@一个由@@@@@@“品质因数@@”组成的@@奖杯柜@@，击败了所有@@@@竞争技术@@@@。

对@@于@@给@@定电压@@等@@级@@@@的@@@@器件@@@@@@RDS(A)，特定的@@@@FoM是@@每单位管芯面积@@的@@导通电阻@@@@@@，它捕获了低静态和@@动态功率@@损耗@@以@@及@@经济性的@@组合@@。更小@@的@@管芯意味着每片晶圆更多器件@@@@，器件@@电容更低@@，从@@而@@降低@@开关@@损耗@@@@。到@@目前为@@止一切都很好@@@@，但较小@@的@@@@管芯是@@否有@@过度温升和@@峰值电流@@能力降低@@的@@风险@@？正如@@我们所看到@@的@@@@，恰恰相@@反@@@@。

SiC FET导通电阻@@比@@竞争器件@@高@@@@4-10倍@@

SiC FET是@@Qorvo[1] UJ4SC075005L8S的@@一种@@750V额定器件@@@@，采用@@TOLL封装@@，其@@RDS(A) FoM比@@Gen 4 SiC-MOSFET高@@2.2倍@@，在@@整个温度范围内@@保持不变@@。实际上@@@@，该@@器件@@在@@@@25°C和@@9°C时@@的@@导通电阻@@@@为@@@@5.4 mΩ。125°C时@@为@@@@2mΩ，比@@仅@@额定电压@@为@@@@600/650V的@@硅@@或@@@@@@SiC MOSFET和@@GaN HEMT电池@@低@@4到@@10倍@@。

为@@了利用@@这种超低电阻@@，使其@@转化为@@高@@电流@@额定值@@@@，TOLL封装@@中@@@@Qorvo的@@SiC FET使用@@银烧结管芯连接@@和@@先进的@@晶圆减薄@@技术@@@@，从@@结到@@外壳的@@热阻@@@@仅@@为@@@@@@0.1°C/W。此外@@，SiC器件@@的@@@@最高@@结温为@@@@175°C，而@@硅@@@@通常@@为@@@@@@150°C。因此@@，单个@@器件@@可以@@连续通过@@@@80A，固定在@@适度的@@@@0.58°C/W散热器@@上@@@@，结温度为@@@@175°C，环境温度为@@@@85°C。这是@@一个@@TOLL封装@@，占位面积@@只有@@@@9.8mm x 11.65mm，高@@2.3 mm。

SiC FET峰值电流@@额定值@@远高@@于连续额定值@@@@

SiC器件@@及其@@额定电流@@的@@@@TJ(Max)值是@@由@@所使用@@的@@封装@@有@@效@@设置的@@@@——碳化硅@@@@作为@@@@一种材料@@实际上@@@@能够安全工作到@@超过@@500°C。即@@使我们将@@级@@联@@SiC FET的@@JFET中@@的@@@@瞬态最大值限制在@@@@175°C，当@@从@@较低的@@@@温度开始时@@@@，显然@@有@@可能处理连续额定值@@许多倍@@的@@峰值电流@@@@@@。给@@定峰值电流@@的@@时@@间限制由@@管芯的@@热容量及其@@与@@内部铜引线@@框的@@直接连接@@来设置@@，并且@@@@可以@@通过@@特定管芯和@@封装@@的@@@@瞬态热阻@@抗图@@来表@@征@@。图@@1给@@出了@@Qorvo UJ4SC075005L8S器件@@的@@@@值@@。

图@@1：Qorvo器件@@UJ4SC07500L8S的@@瞬态热阻@@抗与@@脉冲宽@@度和@@占空比@@@@

例如@@@@，从@@图@@中@@可以@@看出@@，单个@@100µs脉冲将@@导致结温的@@瞬时@@升高@@@@，每瓦功率@@耗散约@@0.015°C，而@@如@@果@@相@@同脉冲以@@@@50%的@@占空比@@重复@@，则会持续升高@@至@@约@@0.07°C/W。在@@大约@@10ms的@@脉冲持续时@@间下@@@@，热阻@@抗趋向于稳态值@@，且@@在@@超过@@1秒的@@持续时@@间内@@，占空比@@小@@于@@50%的@@脉冲可以@@被视为@@单独的@@事件@@，因为@@@@结在@@脉冲之间完全冷却了@@。

对@@示例器件@@@@UJ4SC075005L8S的@@实际意义如@@图@@@@@@2所示@@。在@@这种情况下@@@@，器件@@外壳被焊接到@@@@PCB上@@的@@@@铜@@平面上@@@@，铜热过孔穿过保持在@@@@50°C的@@背面铝散热器@@@@，由@@绝缘热界面材料@@@@（TIM）隔开@@，增加@@了一些@@热阻@@@@。在@@这种安排中@@@@，连续额定电流@@为@@@@89A，但在@@结达到@@@@@@175°C之前@@，500µs的@@单脉冲@@可以@@处理高@@达@@588A的@@峰值电流@@@@。该@@图@@显示了@@脉冲电流@@的@@中@@间值@@和@@允许的@@持续时@@间@@。可以@@看到@@@@，电流@@脉冲后具有@@多个热时@@间常数的@@结冷却@@，以@@及@@大约@@1秒的@@总体最坏情况下@@的@@加热和@@冷却时@@间@@，之后的@@脉冲可以@@被视为@@单个@@事件@@。

图@@2：UJ4SC075005L8S在@@175°C的@@最大结温下@@的@@实际峰值电流@@能力与@@时@@间和@@脉冲宽@@度@@

在@@对@@大型@@散热器@@具有@@较小@@界面热阻@@的@@其@@他条件下@@@@，受内部接合线的@@限制@@，器件@@的@@@@最大连续电流@@可高@@达@@120A。

SiC FET与@@Si-MOSFET的@@比@@较@@@@

结果看起来@@不错@@，但与@@目前用于低功率@@固态断路器@@@@的@@硅@@@@MOSFET相@@比@@@@如@@@@何@@？保险丝和@@其@@他处理浪涌电流@@的@@器件@@@@通常@@采用@@@@“I2t”额定值@@，在@@TOLL封装@@中@@@@，SiC FET比@@Si MOSFET好@@8倍@@左@@右@@@@@@。图@@3显示了@@在@@与@@图@@@@2相@@同的@@物理布置中@@的@@@@比@@较@@@@@@，我们的@@示例@@SiC FET在@@500µs内承受@@588A，而@@Si MOSFET额定值@@仅@@为@@@@约@@200A，“I2t”差为@@@@8.6倍@@。

图@@3：SiC FET和@@Si MOSFET之间的@@@@“I2t”额定值@@比@@较@@@@

高@@峰值额定电流@@的@@进一步优势@@@@

显然@@，在@@任何应用@@中@@@@，SiC FET优越的@@脉冲电流@@额定值@@都能在@@过载条件下@@提供@@更好@@的@@安全裕度@@，但还有@@其@@他优点@@：SiC FET特别适用于具有@@电感@@负载的@@功率@@转换@@电路@@，其@@中@@@@电压@@过冲是@@不可避免的@@@@。该@@器件@@具有@@强大的@@雪崩能力@@，在@@UJ4SC075005L8S的@@情况下@@@@为@@@@316 mJ/单脉冲@@。此外@@，在@@人工智能@@、机器学习和@@流媒体等@@数据密集型@@应用@@的@@驱动下@@@@，服务器和@@类似应用@@中@@的@@@@板载@@DC/DC转换器@@越来越需要以@@较小@@的@@@@尺寸@@@@提供@@高@@峰值额定功率@@@@。

现在@@@@，转换器@@的@@设计@@通常@@假设结温将@@被驱动到@@其@@最大值@@，并且@@@@在@@某些占空比@@下@@@@，所经历的@@峰值电流@@@@可能更高@@@@。结温信息由@@传感器和@@预测算法使用@@数字控制@@（通常@@通过@@@@PMBus）反馈@@，以@@向负载提供@@必要的@@@@“节流@@”指令@@，以@@避免开关@@接点超过其@@绝对@@最大值@@。同样@@，SiC FET提供@@的@@@@高@@裕度提供@@了对@@电源@@系统的@@可靠性和@@寿命的@@信心@@。

在@@这些和@@类似的@@应用@@中@@@@，SiC FET的@@高@@峰值电流@@额定值@@可以@@潜在@@地减少对@@多个并联器件@@的@@@@需求@@，从@@而@@相@@应地节省器件@@成本和@@@@板面积@@@@。

固态断路器@@@@受益于高@@峰值电流@@耐受@@

固态断路器@@@@专门用于对@@高@@故障电流@@作出反应@@，SiC FET和@@JFET因其@@低电压@@降而@@越来越多地被使用@@@@，以@@取代@@@@IGBT，尤其@@是@@@@在@@较低电流@@水平下@@@@。然而@@@@，故障电流@@仍然可能非常高@@@@，SiC FET的@@峰值电流@@@@额定值@@是@@一个好@@处@@，它增加@@了鲁棒性@@，并允许过电流@@检测电路在@@反应前加入更长@@的@@延迟@@，使其@@更不受@@“干扰@@”触发的@@影响@@。

结论@@

在@@需要高@@功率@@密度和@@峰值负载处理的@@现代@@功率@@转换@@应用@@中@@@@，峰值电流@@额定值@@为@@数百安培的@@小@@型@@@@SiC FET是@@理想的@@组件@@。指标显示@@，这些器件@@明显优于同一电压@@等@@级@@@@中@@的@@@@@@GaN和@@Si或@@SiC MOSFET器件@@。在@@Qorvo网@@站上@@可以@@看到@@@@所描述的@@器件@@@@@@，以@@及@@适用于各种应用@@的@@各种替代@@@@器件@@@@。

本文转载自@@：PSD功率@@系统设计@@微信公众号@@@@

给@@SiC FET设计@@PCB有@@哪些注@@意事项@@？

judy — Thu, 21 Sep 2023 02:21:12 +0000

作者@@：Qorvo应用@@工程师@@Mike Zhu

SiC FET（即@@SiC JFET和@@硅@@@@MOSFET的@@常闭共源共栅@@组合@@）等@@宽@@带隙@@半导体@@@@开关@@推出后@@，功率@@转换@@产品@@无疑受益匪浅@@。此类器件@@具有@@超快的@@开关@@速度和@@较低的@@@@传导损耗@@@@，能够在@@各类应用@@中@@提高@@效率和@@功率@@密度@@。然而@@@@，与@@缓慢@@的@@旧技术@@相@@比@@@@@@@@，高@@电压@@和@@电流@@边缘速率与@@板寄生电容和@@电感的@@相@@互作用更大@@，可能产生不必要的@@感应电流@@和@@电压@@@@，导致效率降低@@@@，组件受到@@应力@@，影响可靠性@@。此外@@，由@@于@@现在@@@@@@SiC FET导通电阻@@通常@@以@@毫欧@@@@为@@单位进行测量@@，因此@@，PCB迹线@@电阻可能相@@当@@大@@，须谨慎降低@@以@@保持低系统传导损耗@@@@。

设定电流@@边缘速率@@

SiC FET可轻松实现@@超过@@1000A/μs的@@电流@@边缘速率@@（图@@1），这样@@SiC FET、其@@负载和@@@@本地去耦电容之间的@@@@开关@@回路@@周围的@@电感会产生@@瞬态电压@@@@（图@@2）。例如@@@@，依据@@E = -Ldi/dt，100nH回路@@电感可产生@@100V的@@瞬态电压@@@@，这会导致器件@@工作电压@@提高@@@@、击穿@@裕量减少且@@@@EMI增加@@。

图@@1 ：与@@同等@@级@@@@的@@@@@@Si SJ MOSFET相@@比@@@@，SiC FET开关@@波形显示@@ >1000A/μs 的@@边缘速率@@

图@@2 ：具有@@高@@@@di/dt的@@典型@@开关@@回路@@@@

这是@@真实的@@电感值@@，在@@典型@@电源@@应用@@中@@@@，考虑到@@组件的@@物理尺寸@@@@，无法将@@其@@紧密封装@@在@@一起@@。例如@@@@，根据@@Terman的@@等@@式@@1计算@@得出@@，如@@果@@宽@@度@@(W)为@@2.5mm且@@铜重量@@(T)为@@2oz (0.07mm)，对@@于@@每个@@ “出发@@” 和@@ “返回@@” 连接@@，仅@@50mm (l) 的@@PCB迹线@@可产生大约@@100nH的@@总电感@@。

这个@@关系适用于隔离的@@出发@@和@@返回@@迹线@@@@，不适用于返回@@平面上@@方的@@单条迹线@@@@。有@@趣的@@是@@@@，从@@图@@中@@可以@@看出@@，电感与@@迹线@@宽@@度和@@厚@@度@@的@@关系相@@对@@较小@@@@，长@@度是@@主要因素@@。（图@@3）

图@@3 ：根据@@等@@式@@1，隔离的@@迹线@@电感随厚@@度@@和@@宽@@度的@@变化@@

图@@表@@显示@@，通过@@将@@高@@频率去耦电容@@（图@@2中@@的@@@@Cd）放置在@@比@@大直流@@链路电容更靠近开关@@的@@位置@@，可有@@效@@缩短长@@度并获得最大优势@@@@，电容不是@@低电感类型@@@@时@@候效果@@更为@@明显@@。如@@果@@出发@@和@@返回@@路径十分接近@@@@，通常@@使用@@铜平面@@，则电感大幅减少@@（图@@4）。

图@@4 ：返回@@平面在@@迹线@@下@@方可显著减少总电感@@

根据@@Clayton的@@等@@式@@2，现在@@@@，与@@返回@@平面相@@距@@1.6mm(H)的@@2.5mm(W) 迹线@@的@@总回路@@电感仅@@为@@@@@@32nH。该@@等@@式对@@@@W/H>1有@@效@@，同样@@，迹线@@厚@@度@@不是@@主要因素@@，但现在@@@@@@，迹线@@宽@@度以@@及@@迹线@@与@@平面之间的@@@@距离可产生显著影响@@（图@@5）。如@@果@@返回@@平面同时@@@@位于迹线@@上@@方和@@下@@方@@，则电感进一步减少@@，并获得增强屏蔽的@@额外优势@@@@。

图@@5 ：当@@返回@@路径是@@铜平面时@@@@，电感减少@@，并随着@@间隔距离和@@迹线@@宽@@度的@@变化而@@显著变化@@

除迹线@@外@@，导通孔也会使电感增加@@@@，并且@@@@会出现电阻性压降@@，应尽可能避免在@@功率@@路径中@@使用@@@@。导通孔的@@电感取决于尺寸@@以@@及@@孔是@@否填补@@，直径@@为@@@@0.5mm、长@@度为@@@@1.6mm且@@未填补的@@孔@@，其@@电感大约为@@@@@@0.5nH。该@@值通常@@可以@@忽略不计@@，尤其@@是@@@@如@@果@@有@@多个平行的@@导通孔@@，功率@@路径中@@可能会出现这种情况@@。

栅极和@@@@源连接@@中@@的@@@@公共连接@@电感是@@一大问题@@

如@@果@@ SiC FET 栅极驱动回路@@及其@@源极电流@@共用任一长@@度的@@迹线@@@@，则公共连接@@的@@电感会产生@@瞬态电压@@@@，其@@中@@@@负载电流@@阶跃作用于栅极驱动@@（图@@6）。最糟糕的@@情况是@@@@，关断驱动信号的@@幅度减小@@@@，这可能会导致@@ “幻象导通@@”，在@@桥式转换器@@支路中@@产生@@ “击穿@@”，带来灾难性损坏@@。即@@使分离的@@栅极@@驱动回路@@连接@@至@@三引脚@@TO-247器件@@的@@@@源极@@@@，仍有@@大约@@10nH的@@封装@@电感@@，这是@@常见现象@@，无法消除@@，如@@果@@源极电流@@边缘速率为@@@@@@1000A/μs，会产生@@10伏的@@瞬态电压@@@@@@。在@@实际设计@@中@@@@，这些边缘速率通常@@较为@@缓慢@@@@，解决方案之一是@@使用@@四引脚器件@@@@，并与@@源极建立单独的@@内部@@ “开尔文@@” 连接@@，比@@如@@@@UnitedSiC (Qorvo)提供@@的@@@@器件@@@@@@。这能够将@@公共连接@@电感降至@@大约@@1nH的@@裸片数据@@，从@@而@@实现@@更高@@的@@边缘速率@@以@@及@@可能更低的@@@@动态损耗@@@@。

图@@6 ：高@@源极@@ di/dt 和@@公共连接@@电感会产生@@瞬态栅极电压@@@@

电路电容可导致不必要的@@耦合@@

请注@@意@@，较宽@@的@@迹线@@可有@@效@@降低@@电感和@@瞬态电压@@@@，但也会提高@@对@@相@@邻迹线@@@@、组件和@@地面的@@电容@@。SiC FET所具备的@@高@@@@dV/dt 速率能够引起位移电流@@@@，这会导致高@@@@EMI水平和@@混乱操作@@。例如@@@@，边缘速率为@@@@100kV/μs 时@@，SiC FET可轻松开关@@@@，仅@@通过@@@@10pF就@@能产生@@1A。电流@@以@@通常@@难以@@识别的@@路线围绕系统流动@@。在@@高@@侧开关@@的@@源连接@@处@@，对@@主开关@@节点的@@电容是@@一个特殊问题@@。主开关@@节点可通过@@物理方式隔离@@，以@@避免耦合至@@任何敏感的@@控制或@@反馈@@连接@@@@。然而@@@@，始终有@@路径通过@@栅极驱动器连接@@至@@系统其@@余部分@@，即@@使利用@@磁力或@@通过@@光耦合器将@@其@@隔离@@，信号路径和@@提供@@栅极驱动电源@@的@@@@DC-DC转换器@@中@@也将@@存在@@残余电容@@。为@@此@@，在@@指定具有@@低耦合电容的@@隔离部件时@@@@，应格外小@@心@@，最好@@不超过数@@pF。

开关@@节点和@@机箱接地之间的@@@@电容是@@共模@@EMI的@@主要来源@@@@，可能会导致超出法定限制@@。好@@在@@@@SiC FET等@@器件@@的@@@@效率往往意味着它们能够使用@@小@@型@@未接地散热器@@操作@@。如@@果@@必须使用@@较大的@@接地散热器@@@@，开关@@器件@@和@@散热器@@之间可使用@@铜箔形式的@@静电屏蔽@@，但这势必会提高@@热阻@@@@，因此@@必须小@@心地对@@其@@进行绝缘处理@@，以@@满足安全标准@@@@。

散热考虑因素@@

SiC FET的@@损耗@@通常@@非常低@@，因此@@PCB迹线@@和@@平面可作为@@@@散热器@@@@，将@@结温保持在@@合理的@@范围内@@@@。由@@于@@与@@其@@他发热组件的@@相@@互作用@@，此类布局的@@热阻@@@@可能很难量化@@，因此@@通常@@使用@@多物理模拟软@@件来预测结果@@。PCB材料@@、层数及其@@铜重量@@、气流方向和@@速率@@、表@@面辐射系数和@@其@@他组件产生的@@交叉加热都必须考虑在@@内@@。

热量可使用@@散热孔通过@@@@PCB传递@@，凭借@@仅@@大约@@0.25W/m-K的@@核心热导率@@，对@@FR4进行改进@@。直径@@为@@@@0.5mm、长@@1.6mm且@@壁厚@@@@为@@@@0.025mm的@@未填补散热孔的@@热阻@@@@约为@@@@@@@@100°C/W（图@@7）。

图@@7：典型@@散热孔的@@热阻@@@@约为@@@@@@@@100°C/W。电阻约为@@@@@@0.7毫欧@@@@，电感约为@@@@@@0.5nH

举个例子@@，仅@@12个该@@尺寸@@的@@散热孔就@@可以@@将@@@@25平方@@毫米@@@@、厚@@1.6mm的@@PCB区域的@@顶部铜平面至@@底部铜平面的@@热阻@@@@从@@约@@16°C/W减少至@@@@8°C/W。绝缘金属基板@@ (IMS) 的@@热阻@@@@约为@@@@@@FR4的@@45%，但其@@缺点是@@成本更高@@@@，并且@@@@对@@层数有@@实际限制@@。IMS介电厚@@度@@通常@@为@@@@每层@@0.15mm左@@右@@@@，以@@确保尽可能最低的@@热阻@@@@@@，这通常@@是@@目标@@，但的@@确会产生@@相@@对@@较高@@的@@电容@@，并且@@@@正如@@所讨论的@@@@，可能会产生@@高@@共模电流@@@@。IMS基板一般用于高@@密度应用@@@@，以@@便通过@@液体或@@强制空气冷却将@@热量最大限度排出到@@板上@@@@。对@@于@@采用@@对@@流冷却的@@非关键型@@系统@@，与@@铜平面之间具备散热孔的@@@@FR4可能更加适合@@。随着@@越来越多的@@器件@@@@可采用@@顶部散热方式@@，通过@@PCB对@@散热路径的@@依赖性降低@@@@。

Qorvo已证明@@，与@@通过@@串联电阻减缓栅极驱动速度等@@方式相@@比@@@@@@，简单的@@@@ RC 缓冲电路@@可有@@效@@限制开关@@边缘产生的@@瞬态过电压@@@@。具有@@极低耗散的@@相@@对@@较小@@的@@@@表@@贴组件可用于@@有@@效@@降低@@峰值电压@@@@。缓冲电路@@应尽可能靠近器件@@@@，并使用@@具备足够宽@@度的@@迹线@@@@，以@@便最大限度减少电感@@，耗散必要的@@功率@@@@。迹线@@中@@以@@短@@ “颈@@” 形式出现的@@热折断可能有@@助于减少功率@@器件@@@@产生的@@交叉加热@@。

PCB迹线@@电阻导致效率降低@@@@@@

现在@@@@，即@@使在@@@@高@@额定电压@@下@@@@，SiC FET的@@导通电阻@@@@只有@@数毫欧@@@@@@，因此@@其@@传导损耗@@可能非常低@@。然而@@@@，相@@关迹线@@电阻可能相@@当@@大@@@@，因此@@应尽可能减少迹线@@电阻@@，以@@维持@@SiC FET优势@@。为@@了评估影响@@，PCB电阻取决于铜电阻率@@、厚@@度@@、温度和@@迹线@@长@@度@@。一种便捷的@@测量方式是@@沿着迹线@@计算@@@@ “平方@@” 的@@数量@@，例如@@@@，在@@25°C时@@，无论尺寸@@如@@何@@，35μm/1oz铜在@@每@@ “平方@@” 的@@电阻@@为@@@@0.5毫欧@@@@，所以@@@@1mm宽@@、 1mm长@@的@@迹线@@和@@@@10密耳宽@@@@、10密耳长@@的@@迹线@@一样@@，电阻均为@@@@0.5毫欧@@@@。因此@@，正如@@我们在@@计算@@电感时@@使用@@的@@@@，对@@于@@长@@度只有@@@@ 100mm的@@2.5mm迹线@@，测量得出其@@电阻为@@@@20毫欧@@@@——通常@@比@@最低的@@@@SiC FET导通电阻@@还要多@@。此外@@，随着@@温度升高@@@@，铜电阻增加@@@@，在@@本例中@@@@，100°C时@@，铜电阻增加@@@@至@@大约@@26毫欧@@@@，因此@@应将@@这一因素考虑在@@内@@。对@@于@@直迹线@@@@，“计算@@平方@@数@@” 的@@方法十分准确@@@@，如@@有@@突然转弯@@，由@@于@@电流@@集聚效应@@@@，拐角处的@@电阻@@率会提高@@@@。无论如@@何@@，应避免直角@@，以@@防止出现局部高@@电场强度@@，避免电压@@击穿@@风险增加@@@@。

对@@于@@交流@@电@@，应考虑@@ “趋肤效应@@@@”，即@@随着@@频率增加@@@@，电流@@往往集中@@到@@表@@面流动@@，而@@不是@@@@在@@大部分导线内流动@@。但对@@于@@@@PCB迹线@@，该@@效应@@通常@@较小@@@@，趋肤深度约为@@@@@@66/f1/2mm，因此@@，即@@使在@@@@1MHz时@@，开关@@电流@@流向深度为@@@@0.07mm或@@总厚@@度@@为@@@@2oz的@@铜@@。谐波电流@@不会渗透得这么深@@，但其@@幅度更小@@@@。

当@@高@@频率交流@@电通过@@铜平面返回@@时@@@@，可以@@假设该@@路径上@@的@@@@电阻@@更低@@。然而@@@@，由@@于@@电流@@集中@@到@@功率@@迹线@@下@@方且@@只有@@直流@@组件显著分散@@，优势@@并不明显@@（图@@8）。

图@@8 ：平面中@@的@@@@交流@@返回@@电流@@集中@@到@@功率@@迹线@@下@@方@@。任何直流@@组件分散得更广@@

结论@@

应了解并降低@@实际连接@@电阻@@，以@@便充分发挥@@SiC FET的@@潜在@@性能@@@@。在@@一些@@转换拓扑@@结构@@中@@@@，寄生电感和@@电容可能是@@谐振@@槽的@@一部分@@，因此@@通常@@也应该@@降低@@@@。在@@这种情况下@@@@，量化和@@控制电路值仍非常重要@@。

SiC-FET
PCB

以@@更小@@封装@@实现@@更大开关@@功率@@@@，Qorvo SiC FET如@@何做到@@的@@@@？

judy — Fri, 01 Sep 2023 02:37:53 +0000

本文作者@@@@：David Schnaufer，Qorvo技术@@营销传播经理@@

每隔一段时@@间便会偶尔出现全新的@@半导体@@开关@@@@技术@@@@；当@@这些技术@@进入市场时@@@@，便会产生@@巨大的@@影响@@。使用@@碳化硅@@@@@@（SiC）和@@氮化镓@@@@（GaN）等@@宽@@带隙@@材料@@的@@器件@@@@技术@@无疑已经做到@@了这一点@@。与@@传统硅@@基@@产品@@相@@比@@@@@@，这些宽@@带隙@@技术@@材料@@在@@提升功率@@转换@@效率和@@缩减尺寸@@方面都有@@了@@质的@@飞跃@@。

凭借@@SiC在@@缩减尺寸@@方面的@@全新能力@@，Qorvo的@@SiC FET技术@@用于采用@@@@TO-Leadless（TOLL）封装@@的@@@@750V器件@@开发@@，并扩大了其@@领先优势@@@@。那么@@，如@@此小@@巧的@@@@TOLL封装@@能带来什么@@？这正是@@我们下@@面要深入探讨的@@问题@@。

封装@@因素@@

与@@TO-247和@@D2PAK相@@比@@@@，TOLL封装@@的@@@@体积缩小@@了@@30%，高@@度降低@@了一半@@，仅@@为@@@@2.3毫米@@。因此@@，就@@尺寸@@而@@言@@@@，其@@显著优于@@TO-247和@@D2PAK标准@@封装@@@@。除了这些品质外@@，Qorvo的@@SiC-FET还为@@客户的@@整体最终设计@@提供@@了其@@它关键因素@@。下@@面我们将@@对@@此做简要介绍@@。

权衡考虑@@

与@@任何半导体@@技术@@一样@@，设计@@工程师在@@创建应用@@时@@必须对@@参数的@@权衡加以@@考虑@@。任何设计@@工程师所能期望的@@最好@@结果就@@是@@找到@@一个最佳的@@中@@间地带@@。事实上@@@@，Qorvo的@@SiC-FET具有@@业内最低的@@@@ RDS(ON)。更低的@@@@RDS(ON)允许使用@@较小@@的@@@@封装@@获得较高@@的@@额定电流@@@@。因此@@，通过@@减小@@尺寸@@@@，我们可以@@在@@@@@@TOLL封装@@内放置一个@@750V SiC-FET。

RDS(ON)与@@效率的@@关系@@：

所有@@@@FET在@@传导过程中@@都会产生@@一定的@@功率@@损耗@@@@。传导中@@的@@@@功率@@损耗@@与@@额定@@RDS(ON)值成正比@@@@；这种损耗@@等@@效于系统效率的@@下@@降@@。通常@@情况下@@@@，要达到@@@@较低的@@@@@@RDS(ON)，就@@需要增大@@FET的@@尺寸@@@@；然而@@@@，这就@@相@@当@@于在@@降低@@传导损耗@@的@@同时@@@@@@，增大了半导体@@尺寸@@@@（见下@@图@@@@1）。而@@增大@@FET尺寸@@便意味着增加@@了成本和@@@@开关@@损耗@@@@。显然@@，成本和@@@@RDS(ON)之间存在@@着折衷@@。就@@Qorvo的@@SiC-FET而@@言@@，由@@于@@188足彩外围@@app 的@@整体尺寸@@远远小@@于竞争对@@手@@SiC、硅@@或@@@@GaN功率@@技术@@产品@@@@，因而@@@@能够将@@这种折衷降至@@最低@@（见图@@@@3 左@@图@@@@）。

图@@1：RDS(ON)与@@Eon和@@Eoff间的@@权衡@@

如@@上@@图@@所示@@@@，不仅@@在@@@@RDS(ON)和@@尺寸@@间存在@@权衡取舍@@，开关@@能量@@和@@@@RDS(ON)之间也是@@如@@此@@。随着@@器件@@@@RDS(ON)的@@增加@@@@，开关@@能量@@（Eon和@@Eoff）也会增加@@@@；也就@@是@@@@说@@，当@@RDS(ON)和@@传导损耗@@走向更低的@@@@方向@@，Eon和@@Eoff开关@@损耗@@也会增加@@@@@@。在@@电动车@@DC/DC转换器@@或@@功率@@因数校正@@（PFC）解决方案等@@硬@@开关@@@@应用@@中@@@@，这两个参数间的@@权衡@@带来更大的@@挑战@@。但最终@@，通过@@平衡这两个参数@@，可以@@实现@@优化的@@结果@@。将@@Qorvo的@@SiC-FET与@@其@@它电源@@技术@@进行比@@较@@@@，可以@@发现两者的@@竞争优势@@基本相@@当@@@@。

RDS(ON)与@@FET输出电容@@：

在@@电动车@@用@@DC/DC转换器@@等@@软@@开关@@@@应用@@中@@@@，RDS(ON)与@@Coss(tr)或@@FET输出电容@@（tr-表@@示@@与@@时@@间相@@关@@@@）间需进行权衡@@（参见@@下@@图@@@@@@）；器件@@ RDS(ON)越低@@，Coss(tr)越大@@。在@@软@@开关@@@@应用@@中@@@@，Coss(tr)是@@决定@@@@FET工作频率的@@关键因素@@。输出电容@@越小@@@@，工作频率就@@越高@@@@。在@@软@@开关@@@@应用@@中@@@@，则要在@@这两个参数间做出选择@@，以@@确保系统达到@@@@最佳工作频率@@。也就@@是@@@@说@@，如@@图@@@@ 3 右@@侧所示@@@@，Qorvo的@@SiC-FET技术@@在@@给@@定@@Coss(tr)的@@情况下@@@@具有@@更低的@@@@总@@RDS(ON)，使得@@Qorvo的@@SiC-FET技术@@在@@许多软@@开关@@@@应用@@中@@更具优势@@@@。

图@@2：RDS(on)和@@Coss(tr)间的@@权衡@@

如@@下@@图@@所示@@@@，综合权衡这些取舍并考虑竞争因素后可以@@看到@@@@@@，较低的@@@@RDS(ON)在@@硬@@开关@@@@和@@软@@开关@@@@情况下@@均拥有@@巨大优势@@@@，而@@在@@软@@开关@@@@应用@@中@@@@优势@@更大@@。

图@@ 3：比@@较@@25°C和@@125°C时@@650V与@@750V等@@级@@@@的@@@@SiC技术@@

与@@硅@@@@基@@@@MOSFET相@@比@@@@，Qorvo SiC-FET在@@软@@开关@@@@应用@@中@@@@具有@@更低的@@@@传导损耗@@和@@更高@@的@@工作频率@@，并且@@@@在@@硬@@开关@@@@应用@@中@@开关@@损耗@@也更低@@。同市场上@@其@@它@@SiC技术@@相@@比@@@@@@，Qorvo SiC-FET具有@@更高@@的@@工作频率和@@更低的@@@@传导损耗@@@@。

纵观市场上@@其@@它厂商的@@@@TOLL封装@@产品@@@@，我们可以@@发现它们在@@电压@@等@@级@@@@和@@@@@@RDS(ON)参数方面均落后于@@Qorvo。这是@@由@@于@@@@Qorvo的@@SiC-FET技术@@具有@@同类最佳的@@特定导通电阻@@@@；这意味着可以@@使用@@@@更小@@的@@封装@@类型@@@@@@，但仍能实现@@最低的@@总电阻@@。下@@图@@显示了@@@@Qorvo的@@SiC FET（UJ4SC075005L8S器件@@）与@@其@@它同类最佳@@TOLL封装@@器件@@@@、硅@@基@@MOSFET、GaN HEMT单元@@，和@@SiC MOSFET在@@25°C和@@125°C时@@的@@比@@较@@@@@@。

图@@4：TOLL封装@@、600-750V等@@级@@@@、25°C和@@125°C时@@的@@开关@@导通电阻@@比@@较@@@@。

你没看错@@，这个@@对@@比@@尺度没有@@任何问题@@——SiC FET比@@最接近@@的@@供应商好@@@@4倍@@，比@@TOLL封装@@的@@@@GaN高@@约@@10倍@@！同样@@重要的@@是@@@@，SiC FET的@@额定电压@@为@@@@750V，具有@@强大的@@雪崩特性@@。其@@它器件@@的@@@@额定电压@@仅@@为@@@@@@600/650V，而@@GaN HEMT单元@@则没有@@雪崩额定电压@@@@。

如@@上@@所述的@@诸多优势@@@@，同时@@@@在@@较小@@的@@@@@@TOLL封装@@中@@@@采用@@额定电压@@更高@@的@@开关@@@@，则意味着更高@@的@@成本@@效益@@。

最佳应用@@切入点@@

采用@@TOLL封装@@的@@@@SiC-FET功率@@开关@@的@@重点应用@@场景为@@功率@@密度至@@关重要的@@的@@领域@@，功率@@范围在@@几百瓦到@@@@10千瓦以@@上@@@@@@；包括@@电视@@、电池@@充电器@@@@和@@便携式发电站中@@的@@@@开关@@模式功率@@转换@@@@，以@@及@@数据通信@@、太阳能@@，及储能逆变器中@@的@@@@电源@@@@。作为@@@@断路器@@@@，这些设备可用于@@建筑配电板和@@电动汽车@@@@充电器@@@@。

空间在@@许多此类应用@@中@@非常宝贵@@，与@@其@@它供应商相@@比@@@@@@，TOLL封装@@的@@@@SiC FET是@@一种具有@@成本效益的@@解决方案@@，适合在@@有@@限的@@空间内使用@@@@，所需的@@散热片成本也较低@@；此外@@还通过@@采用@@@@无引线@@@@布置和@@开尔文@@连接@@最大限度地减少了连接@@电感@@，从@@而@@实现@@了低动态损耗@@的@@快速@@开关@@@@。

如@@何在@@有@@限空间里实现@@高@@性能@@@@？结合@@最低特定@@RDS(On)与@@表@@面贴装@@技术@@是@@个好@@方法@@！

judy — Fri, 25 Aug 2023 03:29:59 +0000

作者@@：Pete Losee，来源@@：Qorvo半导体@@

SiC FET在@@共源共栅@@结构@@@@中@@结合@@硅@@基@@@@MOSFET和@@SiC JFET，带来最新宽@@带隙@@半导体@@@@技术@@的@@@@性能@@优势@@@@，以@@及@@成熟硅@@基@@功率@@器件@@@@的@@易用性@@。SiC FET现可采用@@表@@面贴装@@@@TOLL封装@@，由@@此@@增加@@了自动装配的@@便利性@@，同时@@@@减少了@@188足彩外围@@app 尺寸@@，并达成出色的@@热特性@@，在@@功率@@转换@@应用@@中@@实现@@了功率@@密度最大化和@@系统成本最小@@化@@。

宽@@带隙@@（WBG）半导体@@开关@@@@，如@@碳化硅@@@@共源共栅@@结构@@@@@@FET（以@@下@@简称@@“SiC FET”）和@@SiC MOSFET的@@性能@@@@与@@其@@封装@@密切相@@关@@。在@@纯技术@@层面@@，纳秒@@级@@的@@开关@@速度和@@较低的@@@@比@@导通电阻@@带来非常低的@@损耗@@@@；在@@相@@同的@@芯片尺寸@@下@@@@，可以@@处理比@@硅@@基@@材料@@高@@得多的@@电流@@水平@@。然而@@@@，对@@外界的@@热阻@@@@实际上@@@@限制了实际功率@@转换@@电路中@@的@@@@结温@@，而@@且@@@@任何引线@@电感都会影响可达到@@@@的@@开关@@速度@@，因此@@器件@@制造商提供@@了不同@@的@@封装@@技术@@@@@@，以@@根据@@应用@@要求获得最佳性能@@@@。

图@@1：Qorvo SiC FET——硅@@基@@MOSFET和@@SiC JFET的@@“共源共栅@@”结构@@。

不同@@的@@封装@@适合不同@@的@@应用@@@@

为@@什么@@SiC FET的@@最佳封装@@取方式决于具体应用@@@@？带有@@大@@tab接点的@@传统通孔引线@@封装@@@@（如@@TO-247样式@@）可能极具吸引力@@；其@@允许在@@使用@@硅@@基@@@@MOSFET甚至@@@@IGBT的@@现有@@设计@@中@@向后兼容@@。事实上@@@@，SiC共源共栅@@结构@@@@FET的@@一个重要优势@@是@@它与@@旧技术@@的@@@@引脚兼容和@@栅极驱动相@@似性@@，这使得@@@@仅@@需对@@电路@@188足彩外围@@app 进行微小@@改动便能轻松升级@@@@，从@@而@@显著提升效率或@@功率@@等@@级@@@@@@。

TO-247器件@@的@@@@大焊盘面积@@也非常适合直接连接@@至@@散热器@@@@，以@@获得数十瓦的@@耗散和@@较低的@@@@结温上@@升幅度@@。然而@@@@，这种封装@@的@@@@缺点为@@体积大@@@@、由@@机械装配导致的@@较高@@人工成本@@，以@@及@@引线@@电感和@@电阻@@。因此@@，特别在@@高@@功率@@密度设计@@中@@@@，通常@@倾向于采用@@表@@面贴装@@技术@@@@（SMT）封装@@；它可以@@自动放置元器件@@并采用@@回流焊接@@，与@@PCB连接@@处的@@电阻@@及电感也实现@@最小@@化@@，接近@@于零@@。然而@@@@，此种方式可能会导致较低的@@@@排热效率@@；其@@散热路径通常@@通过@@@@电气终端进入@@PCB。这可能会限制大功率@@应用@@的@@运行@@，而@@这也正是@@@@WBG器件@@的@@@@优势@@所在@@@@。

基于@@封装@@方式的@@局限进行价值评估@@

PCB走线和@@封装@@引线@@的@@电感及杂散电容@@，会由@@于@@@@WBG器件@@的@@@@快速@@电压@@和@@电流@@边缘速率而@@产生瞬态电压@@和@@电流@@@@；例如@@@@，SiC具备超过@@100 kV/µs和@@1000 A/µs（图@@2）的@@能力@@，这有@@助于实现@@低开关@@损耗@@@@，特别是@@在@@@@@@“硬@@开关@@@@”功率@@转换@@拓扑@@结构@@中@@@@。

然而@@@@，依据@@我们十分熟悉的@@公式@@：V = -L di/dt，仅@@仅@@@@10nH或@@大约@@10mm的@@引线@@长@@度就@@会由@@于@@@@这个@@电流@@边缘速率而@@产生@@10V的@@尖峰@@。如@@果@@该@@引线@@为@@源极连接@@@@，且@@与@@栅极驱动回路@@共用@@，则会向栅极电路导入@@10V的@@电压@@@@，从@@而@@影响栅极去偏和@@抗噪能力@@，造成更高@@的@@功率@@损耗@@@@。同样@@，仅@@仅@@@@10pF的@@杂散电容与@@@@100 kV/µs的@@边缘速率@@，会根据@@@@I = C dV/dt的@@公式产生@@1安培位移电流@@@@；其@@不确定的@@回流路径还可能包括@@敏感信号连接@@@@。电容还会与@@杂散电感一并引发@@，可能造成电路不稳定@@和@@产生不良的@@@@EMI特征@@。

图@@2：采用@@Qorvo SiC FET所产生的@@电路边缘速率示例@@

当@@然@@，这些影响可以@@得到@@缓解@@；例如@@@@，通过@@使用@@开尔文@@连接@@到@@栅极驱动回路@@的@@源头@@、采用@@负关态电压@@@@，和@@通过@@细致的@@布局实践将@@电容与@@电感降至@@最低@@[1]。然而@@@@，残余的@@杂散值对@@于@@@@TO-247等@@引线@@封装@@来说仍然是@@个问题@@，因此@@通常@@会通过@@定制栅极驱动或@@使用@@阻尼器来有@@意减缓边缘速率@@，但代@@价是@@更高@@的@@开关@@损耗@@@@。

无引线@@@@封装@@@@，如@@PDFN型@@（无引线@@@@功率@@双平面@@），在@@很大程度上@@解决了杂散电感的@@问题@@；一些@@WBG器件@@制造商提供@@了这种封装@@@@，并强调其@@较小@@的@@@@尺寸@@@@和@@较低的@@@@轮廓@@/厚@@度@@，以@@适合高@@密度设计@@@@。与@@TO-247引线@@器件@@相@@比@@@@@@，由@@于@@热扩散不足@@，PDFN封装@@的@@@@结点到@@外壳的@@热阻@@@@@@（Rθ(J-C)）要差@@10倍@@以@@上@@@@@@，由@@此@@限制了其@@在@@高@@功率@@下@@的@@应用@@@@。此外@@，由@@于@@器件@@和@@@@PCB间没有@@引线@@连接@@@@，无法吸收@@热膨胀不匹配产生的@@应力@@，热机械性能@@也会受到@@影响@@。

作为@@@@一种替代@@@@方案@@，D2PAK封装@@有@@时@@可用于@@@@WBG器件@@，并提供@@针对@@高@@电流@@的@@@@7引线@@版本@@@@，还可选择用于源的@@开尔文@@连接@@@@。然而@@@@，这种表@@面贴装@@封装@@仍存在@@@@“引线@@”；由@@于@@电阻和@@电感的@@存在@@@@，其@@Rθ(J-C)与@@最佳@@TO-247值相@@比@@@@相@@差@@3倍@@。当@@然@@，它确实在@@漏极与@@其@@它连接@@之间带来固有@@的@@宽@@物理间距优势@@@@，使其@@能够满足高@@电压@@下@@所推荐的@@爬电与@@间隙距离@@。

TOLL封装@@是@@一个很好@@的@@解决方案@@

如@@图@@@@3所示@@，使用@@TOLL封装@@（无引线@@@@TO，MO-229）可以@@让@@Rθ(J-C)低至@@@@0.1℃/W，接近@@理想状态@@；Qorvo SiC FET系列的@@@@UJ4SC075005L8S器件@@便是@@一个实例@@。这一低值通过@@先进的@@@@cell功能单元@@设计@@@@、银烧结裸片连接@@和@@晶圆减薄@@实现@@@@。TOLL封装@@的@@@@尺寸@@为@@@@10mm x 11.7mm，相@@比@@@@D2PAK小@@30%。漏极和@@其@@它连接@@间存在@@一个很大的@@空间@@，但由@@于@@引线@@比@@@@D2PAK短得多@@，因此@@寄生电感也低得多@@。此外@@，TOLL的@@高@@度为@@@@@@2.3mm，为@@D2PAK的@@一半@@，这为@@热机械设计@@中@@的@@@@散热器@@提供@@了额外的@@鳍片高@@度@@，同时@@@@在@@服务器电源@@装置@@（PSU）等@@空间受限的@@设计@@中@@保持了相@@同的@@整体外形尺寸@@@@。与@@相@@同应用@@中@@的@@@@@@D2PAK解决方案相@@比@@@@@@，这有@@可能进一步降低@@器件@@结温@@。因此@@，TOLL封装@@解决方案的@@热阻@@@@可能优于@@D2PAK，特别是@@在@@@@@@焊盘提供@@更大的@@裸片尺寸@@时@@@@。

图@@3：现可用于@@@@SiC FET的@@TOLL封装@@

在@@TOLL封装@@中@@@@，所有@@@@热传导均通过@@源极引脚和@@漏极焊盘连接@@实现@@@@；可以@@将@@之重新焊接至@@安装于@@PCB的@@铜@@焊盘上@@@@，以@@传导热量@@。当@@然@@，热量仍必须有@@所去处@@；可以@@在@@@@PCB的@@背面直接安装一个紧凑的@@可焊接@@SMT散热器@@，通过@@PCB的@@通孔进行热连接@@@@。由@@于@@完全消除了通孔封装@@和@@机械固定散热器@@的@@手动安装工作@@，并且@@@@FET和@@散热器@@均可以@@采用@@自动化装配进行安装@@，因此@@这种热机械设计@@大大节省了装配成本@@。该@@器件@@还可以@@被焊接至@@绝缘金属基板@@@@（IMS）上@@，以@@获得最终性能@@@@，并与@@尺寸@@更大的@@机械连接@@散热器@@集成@@。

参考文献@@1讨论了这类布局@@；文献还指出@@，一个长@@@@1.6mm、直径@@0.5mm、未填充@@、壁厚@@@@0.025mm的@@导热孔带来约@@100℃/W的@@热阻@@@@。一个由@@@@200个此类通孔组成的@@矩阵@@，可以@@很容易地布置在@@@@TOLL封装@@的@@@@tab接点下@@@@，并产生一个从@@漏极焊盘到@@底面铜地的@@大约@@0.5℃/W热阻@@。在@@许多应用@@中@@@@，这将@@提供@@非常有@@效@@的@@热耦合和@@最小@@的@@温差@@。

顶面冷却的@@@@SMT封装@@也在@@市场上@@迅速出现@@，并提供@@了更佳的@@性能@@@@@@。然而@@@@，工程师们需要一些@@时@@间来克服顶面冷却封装@@的@@@@相@@关挑战@@；其@@中@@@@包括@@将@@不同@@高@@度的@@多个器件@@装配至@@同一冷却面@@，同时@@@@还要管理整体设计@@中@@的@@@@爬电与@@间隙要求@@。

图@@4：在@@同一电压@@等@@级@@@@下@@@@，TOLL封装@@的@@@@不同@@器件@@实现@@的@@导通电阻@@@@@@

实现@@10倍@@于硅@@基@@@@MOSFET的@@额定峰值电流@@@@

在@@TOLL封装@@的@@@@SiC FET中@@，异常低的@@封装@@热阻@@@@，以@@及@@由@@于@@超低@@5.4毫欧@@@@导通电阻@@和@@高@@达@@175℃的@@SiC FET结温而@@产生的@@低功率@@损耗@@@@，都使得@@其@@与@@其@@它开关@@相@@比@@@@具有@@较高@@的@@峰值电流@@@@承受能力并能承受更长@@的@@时@@间@@——即@@“I2t”性能@@。在@@功率@@转换@@电路中@@@@，负载可能会瞬间浪涌或@@短路@@，这就@@为@@器件@@在@@给@@定脉宽@@下@@所能承受的@@最大峰值电流@@提供@@了宝贵的@@额外安全裕度@@。当@@SiC FET用于固态断路器@@@@应用@@时@@@@，预计会出现高@@瞬态故障电流@@@@，因而@@@@必须在@@没有@@压力的@@情况下@@@@承受@@。图@@5显示了@@TOLL封装@@的@@@@SiC FET在@@达到@@@@安全工作极限前@@，承受给@@定峰值漏极电流@@的@@时@@间达到@@@@硅@@基@@@@MOSFET的@@10倍@@以@@上@@@@@@，由@@此@@提高@@了健壮度@@，让故障检测电路获得更长@@的@@反应时@@间@@，使其@@对@@电流@@尖峰的@@干扰@@性触发更具免疫力@@。

图@@5：峰值脉冲电流@@@@（I-t）电流@@能力比@@较@@@@——Qorvo TOLL封装@@的@@@@SiC FET和@@硅@@@@基@@MOSFET

应用@@

采用@@Qorvo TOLL封装@@的@@@@额定@@750V共源共栅@@结构@@@@SiC FET针对@@低静态和@@动态损耗@@进行了优化@@，展示了紧凑表@@面贴装@@开关@@的@@可行性@@。由@@此@@，这些系列器件@@的@@@@各种额定导通电阻@@在@@@@5-60毫欧@@@@之间@@，适合从@@几百瓦到@@数千瓦的@@相@@对@@高@@功率@@水平应用@@@@；包括@@AC/DC电源@@、电池@@充电器@@@@、电视和@@便携式充电站@@，以@@及@@替代@@@@能源@@、数据通信和@@一般工业应用@@中@@的@@@@功率@@转换@@@@。

在@@电路保护@@应用@@中@@@@，TOLL封装@@的@@@@SiC FET将@@在@@电动车@@充电器@@@@、电池@@关断电路@@，和@@建筑电气智能面板中@@找到@@用武之地@@——这些电气智能面板正变得更加智能@@，以@@提供@@动态负载管理@@。得益于@@Qorvo SiC FET的@@小@@尺寸@@@@/高@@性能@@指标@@，它们可以@@被考虑用于空间有@@限的@@终端应用@@@@。在@@此种情况下@@@@，与@@使用@@其@@它技术@@的@@@@高@@导通电阻@@器件@@相@@比@@@@@@，其@@需要更少的@@散热装置@@，并产生一个整体系统成本更低且@@功率@@密度更高@@的@@解决方案@@。当@@需要并联多个替代@@@@器件@@以@@实现@@与@@@@SiC FET相@@同的@@电气和@@热性能@@时@@@@，情况更是@@如@@此@@——后者将@@产生额外的@@器件@@@@成本@@，以@@及@@处理和@@安置的@@费用@@。

结论@@

一个宽@@带隙@@半导体@@@@功率@@开关@@的@@优劣取决于其@@封装@@@@。现在@@@@，共源共栅@@结构@@@@SiC FET有@@了@@TOLL版本@@，可以@@利用@@其@@低损耗@@来进一步提升系统功率@@密度@@。

利用@@Qorvo基于@@网@@络的@@@@FET-Jet计算@@器@@探索其@@技术@@优势@@@@，请访问@@@@：https://info.unitedsic.com/fet-jet

参考资料@@
[1]《基于@@SiC FET应用@@的@@实用@@PCB布局考虑@@》，Qorvo

Qorvo发布@@ TOLL 封装@@的@@@@高@@功率@@@@ 5.4mΩ 750V SiC FETs

judy — Tue, 21 Mar 2023 08:26:36 +0000

全球领先的@@连接@@和@@电源@@解决方案供应商@@ Qorvo® （纳斯达克代@@码@@：QRVO）今日@@宣布@@，将@@展示一种全新的@@无引线@@@@表@@面贴装@@@@ (TOLL) 封装@@技术@@@@，其@@高@@性能@@具体表@@现在@@@@@@：750V SiC FET 拥有@@全球最低的@@@@5.4 (mΩ) 的@@导通阻抗@@。这也是@@@@ Qorvo 公司@@ 750V SiC FETs 产品@@ TOLL 封装@@系列中@@的@@@@首发产品@@@@，其@@导通电阻@@范围从@@@@ 5.4 mΩ 到@@ 60 mΩ。这些器件@@非常适用于空间极其@@有@@限的@@应用@@场景@@，如@@从@@几百瓦到@@千万瓦的@@交流@@@@ / 直流@@电@@源以@@及@@高@@达@@ 100A 的@@固态继电器和@@断路器@@@@。有@@助于帮助客户减小@@体积尺寸@@@@，提高@@功率@@密度@@。

在@@ 600 / 750V 这一层次电压@@功率@@@@ FETs 类别中@@@@，Qorvo 第@@四代@@@@ (Gen 4) SiC FETs 产品@@的@@主要性能@@@@：比@@如@@@@导通电阻@@和@@输出电容@@方面领先业界@@。此外@@，在@@ TOLL 封装@@中@@@@，Qorvo 的@@器件@@@@具有@@最低@@ 5.4 mΩ 的@@导通电阻@@@@，比@@目前市场同类产品@@中@@最好@@的@@@@ Si MOSFETs、SiC MOSFETs 和@@ GaN 晶体管的@@导通阻抗@@还要低上@@@@ 4-10 倍@@。SiC FETs 的@@ 750V 额定电压@@也比@@其@@它的@@一些@@替代@@@@技术@@高@@@@100-150V，为@@客户产品@@应用@@中@@的@@@@开关@@管电压@@瞬变尖峰提供@@了更多的@@设计@@裕量@@。

Qorvo 电源@@器件@@事业部首席工程师@@ Anup Bhalla 表@@示@@：“在@@ TOLL 封装@@中@@@@推出我们的@@@@ 5.4 mΩ Gen4 SiC FET 旨在@@为@@行业提供@@最佳性能@@器件@@以@@及@@多种器件@@选择@@，为@@此@@我们已迈出重要的@@一步@@，尤其@@对@@于@@从@@事工业应用@@的@@客户@@，他们需要这种灵活性和@@提升成本效益的@@电源@@设计@@组合@@。”

TOLL 封装@@与@@@@ D2PAK 表@@面贴装@@器件@@相@@比@@@@@@，尺寸@@减少了@@ 30％，高@@度为@@@@ 2.3mm，相@@当@@于同类产品@@的@@一半@@@@。尽管@@尺寸@@缩小@@@@，但先进的@@制造技术@@实现@@了行业领先的@@@@ 0.1℃ / W热阻@@（从@@结到@@壳@@）。导通直流@@电@@流额定值@@最大为@@@@ 120A，此时@@@@对@@应的@@壳温为@@@@ 144℃，在@@ 0.5 毫秒时@@间内@@，脉冲冲击电流@@最大值可以@@达到@@@@@@ 588A。结合@@极低的@@@@导通电阻@@@@和@@出色的@@瞬态散热能力@@，Qorvo 的@@ 750V TOLL 封装@@产品@@@@的@@@@“I2t”值比@@同一封装@@的@@@@@@ Si MOSFET 高@@出约@@ 8 倍@@，有@@助于提高@@客户产品@@的@@鲁棒性和@@抗瞬态过载能力@@，同时@@@@也简化了设计@@@@。TOLL 封装@@还提供@@了开尔文@@连接@@以@@实现@@可靠的@@高@@速转换@@。

这些第@@四代@@@@@@ SiC FET 利用@@ Qorvo 独特的@@@@ Cascode 电路结构@@@@（即@@共源共栅@@@@），将@@ SiC JFET 与@@ Si MOSFET 共同封装@@在@@一个器件@@内部@@，以@@发挥宽@@禁带开关@@技术@@的@@@@高@@效率优势@@和@@@@ Si MOSFET 简化的@@门级@@驱动的@@优势@@@@。

现在@@@@可使用@@@@ Qorvo 免费在@@线工具@@ FET-JET 计算@@ TOLL 封装@@的@@@@ Gen4 5.4mΩ SiC FET，该@@计算@@器@@可以@@立即@@评估各种交流@@@@ / 直流@@和@@隔离@@ / 非隔离的@@@@DC / DC转换器@@拓扑@@连接@@的@@效率@@、元器件@@损耗@@和@@结温上@@升@@。可将@@单个@@和@@并联的@@器件@@@@在@@用户指定的@@散热条件下@@进行对@@比@@@@，以@@获取最佳解决方案@@。

如@@欲了解更多@@Qorvo电源@@应用@@的@@先进解决方案@@，请访问@@@@ https://www.qorvo.com/innovation/power-solutions 。

3 月@@ 19 日@@至@@@@ 23 日@@，该@@系列产品@@于位于佛罗里达州奥兰多举行的@@应用@@电源@@电子产品@@会议@@ (APEC) 上@@展示@@，Qorvo 展位号@@ 632。如@@欲了解有@@关@@ Qorvo 在@@ APEC 上@@展出的@@更多创新技术@@@@，或@@者欲与@@@@ Qorvo 安排现场会议和@@采访@@，请访问@@@@ https://www.qorvo.com/newsroom/trade-shows/apec-2023。

关于@@Qorvo
Qorvo（纳斯达克代@@码@@：QRVO）提供@@各种创新半导体@@解决方案@@，致力于让我们的@@世界更美好@@@@。我们结合@@产品@@和@@领先的@@技术@@优势@@@@、以@@系统级@@专业知识和@@全球性的@@制造规模@@，快速@@解决客户最复杂的@@技术@@难题@@。Qorvo 面向全球多个快速@@增长@@的@@细分市场提供@@解决方案@@，包括@@消费电子@@、智能家居@@/物联网@@@@、汽车@@、电动汽车@@@@、电池@@供电设备@@、网@@络基础设施@@、医疗保健和@@航空航天@@/国防@@。访问@@ www.qorvo.com ，了解我们多元化的@@创新团队如@@何连接@@地球万物@@，提供@@无微不至@@的@@保护和@@源源不断的@@动力@@。

还没使用@@@@SiC FET？快来看看本文@@，秒懂@@SiC FET性能@@和@@优势@@@@！

judy — Fri, 11 Nov 2022 09:27:04 +0000

摘要@@

高@@频开关@@等@@宽@@带隙@@半导体@@@@是@@实现@@更高@@功率@@转换@@效率的@@助力@@。SiC FET就@@是@@一个例子@@，它由@@一个@@SiC JFET和@@一个硅@@@@MOSFET以@@共源共栅@@方式构成@@。

正文@@

在@@功率@@电子器件@@领域@@，工程师们梦想有@@一种完美的@@半导体@@开关@@@@@@，它没有@@导电@@损耗@@和@@开关@@损耗@@@@，电压@@无穷大@@，没有@@漏电且@@易于驱动@@。不幸的@@是@@@@，物理学告诉我们@@，它仅@@仅@@@@存在@@于梦想中@@@@，但是@@@@采用@@@@最新@@SiC FET宽@@带隙@@半导体@@@@的@@开关@@已经非常接近@@这一理想开关@@@@，这种半导体@@开创了新的@@应用@@领域@@，提升了旧开关@@的@@效率@@，还有@@助于节省能量和@@成本@@。

发展历程@@

虽然@@场效应@@晶体管@@（FET）是@@在@@@@20世纪@@30年@@代@@首次提出并注@@册专利的@@@@，但是@@@@制造技术@@没能跟上@@@@，因此@@，首个开关@@功率@@转换@@器@@采用@@的@@是@@锗双极性晶体管@@（BJT），它的@@实用性很差@@，漏电量很高@@且@@额定值@@非常有@@限@@。硅@@BJT是@@一个进步@@，它成为@@了市场主流@@，且@@直至@@@@今日@@@@，一些@@功率@@非常低@@/低成本的@@转换器@@仍会偶尔使用@@它@@。然而@@@@，由@@于@@开关@@损耗@@@@，BJT的@@效率低@@，除非将@@频率控制得非常低@@，而@@这意味着采用@@大体积磁性@@188足彩外围@@app ，违背了微型@@化趋势@@。

在@@70年@@代@@晚期和@@@@80年@@代@@早期@@，MOSFET问世了@@，其@@额定值@@适合低功率@@转换@@器@@@@，但是@@@@MOSFET技术@@和@@@@BJT技术@@结合@@构成的@@@@IGBT带来了突破@@，它易于驱动@@，具有@@高@@@@额定电压@@@@，而@@且@@@@甚至@@@@在@@大电流@@下@@@@也具有@@低导电@@损耗@@@@。该@@器件@@变成了大功率@@应用@@下@@的@@首选解决方案@@，而@@且@@@@在@@今天的@@逆变器和@@电动机领域仍具有@@非常大的@@市场@@。不过@@，它们距离完美开关@@仍有@@很大距离@@，这主要是@@由@@开关@@损耗@@造成的@@@@，尤其@@是@@@@“尾@@”电流@@造成的@@开关@@损耗@@@@，它将@@工作频率限制为@@最高@@数十@@ kHz，从@@而@@导致相@@关磁性@@188足彩外围@@app 体积大@@、重量大@@、损耗@@高@@且@@价格昂贵@@。

与@@此同时@@@@@@，硅@@MOSFET有@@改进过的@@最新@@“超结@@”类型@@@@，导通电阻@@足够低@@，能与@@@@IGBT相@@媲美@@，迈入@@kW级@@电平@@范围@@，且@@具有@@工作频率可以@@非常高@@的@@优势@@以@@及@@所有@@@@相@@关优点@@。不过@@，在@@较高@@功率@@下@@@@，由@@于@@“平方@@”效果@@，较大的@@电流@@仍将@@在@@导通电阻@@内产生不可接受的@@@@I2R损耗@@，而@@且@@@@因为@@@@即@@使在@@@@低功率@@下@@也需要比@@以@@往更高@@的@@效率@@，所以@@@@设计@@师们现在@@@@把改进期望寄托在@@硅@@@@的@@替代@@@@产品@@上@@@@。宽@@带隙@@（WBG）材料@@碳化硅@@@@@@（SiC）和@@氮化镓@@@@正好@@合适@@，它们的@@单位晶粒面积@@导通电阻@@较低@@，电饱和@@速度更好@@@@。它们还具有@@其@@他优点@@，如@@每毫米@@的@@临界击穿@@电压@@较高@@@@、能实现@@较小@@的@@@@芯片体积并进而@@实现@@较低的@@@@电容以@@及@@可能较高@@的@@开关@@速度@@。SiC的@@导热系数比@@@@硅@@或@@@@@@GaN好@@得多@@，它不仅@@额定结温较高@@@@，还能让给@@定晶粒和@@封装@@具有@@更好@@的@@功率@@耗散能力@@（图@@1）。

图@@1：Si、SiC和@@GaN的@@材料@@特性@@

宽@@带隙@@器件@@的@@@@挑战@@

不过@@，作为@@@@宽@@带隙@@产品@@中@@的@@@@佼佼者@@，SiC MOSFET仍然面临着挑战@@，因为@@@@它固有@@的@@晶格缺陷数量要超过硅@@@@，所以@@@@会造成较低的@@@@电子迁移率和@@较高@@的@@导通电阻@@@@@@。栅极阈值电压@@也表@@现出了明显的@@不稳定@@性和@@迟滞现象@@，而@@且@@@@在@@短路和@@过压等@@应力事件后栅氧化层@@会降级@@@@。它还会出现意外问题@@，并伴随@@“基面错位@@”或@@大块晶格缺陷@@，这种错位或@@缺陷可能在@@特定条件下@@扩大或@@迁移@@，进而@@导致导通电阻@@和@@漏电电流@@上@@升@@。制程改进显著改善了这一情况@@，不过@@，制造商仍需要在@@制程中@@进行大量缺陷筛查@@，才能将@@场故障率维持在@@低水平@@，但是@@@@每个晶粒仍会受到@@一定影响@@。SiC MOSFET还需满足特定的@@@@栅极@@驱动要求才能实现@@最低的@@导通电阻@@@@@@，栅极电压@@也必须接近@@最大绝对@@值才能具有@@防止瞬态过电压@@的@@重要能力@@。

替换方案@@SiC FET

虽然@@许多制造商坚持采用@@@@SiC MOSFET，但是@@@@采用@@@@SiC JFET也是@@一个可以@@考虑的@@方法@@，它没有@@许多@@MOSFET会有@@的@@问题@@。不过@@，JFET是@@常开型@@@@器件@@@@，在@@实际电路中@@并不受欢迎@@，因而@@@@“共源共栅@@”概念广为@@人们所接受@@，它将@@高@@压@@SiC JFET和@@一起封装@@的@@@@低压@@硅@@@@MOSFET相@@结合@@@@，构成了所谓的@@@@“SiC FET”（图@@2）。该@@器件@@为@@@@常关状态@@，具有@@宽@@带隙@@器件@@的@@@@全部优势@@@@，又容易用非临界栅极驱动来驱动@@Si-MOSFET，后者为@@低压@@型@@器件@@@@，具有@@非常可靠的@@栅氧化层@@和@@低@@导通电阻@@@@。

图@@2：SiC FET示意图@@@@

与@@SiC MOSFET相@@比@@@@，SiC FET具有@@许多电气优势@@和@@实用优势@@@@。例如@@@@，SiC JFET固有@@的@@沟道电子迁移率要好@@得多@@@@。沟道也较短@@，因此@@对@@于@@给@@定晶粒面积@@@@，SiC FET的@@导通电阻@@@@是@@@@SiC MOSFET的@@二分之一到@@四分之一@@，或@@者说@@，在@@获得相@@同导通电阻@@的@@前提下@@@@，每个晶圆最多可以@@得到@@四倍@@于@@SiC MOSFET的@@晶粒@@。与@@硅@@@@超结@@@@MOSFET相@@比@@@@，该@@数字最高@@可达到@@@@@@13倍@@，且@@更高@@的@@性能@@@@有@@助于抵消@@SiC比@@硅@@高@@的@@物料成本@@。要进行有@@意义的@@比@@较@@@@@@，导通电阻@@与@@晶粒面积@@的@@乘积@@RDS*A是@@一个有@@用的@@指标@@。因为@@@@与@@@@SiC MOSFET相@@比@@@@，在@@相@@同导电@@损耗@@下@@@@，SiC FET器件@@的@@@@晶粒@@较小@@@@，所以@@@@SiC FET的@@器件@@@@电容较低@@，因而@@@@开关@@损耗@@也较低@@，以@@导通电阻@@乘以@@开关@@能量@@这一性能@@表@@征@@表@@示@@@@，即@@RDS*EOSS。

SiC FET的@@栅极@@就@@是@@共源共栅@@的@@@@Si MOSFET。它的@@阈值约为@@@@@@@@5V，稳定@@，无迟滞@@，因而@@@@用@@12V或@@15V电压@@就@@可轻松驱动至@@完全增强@@，它还兼容@@IGBT和@@Si MOSFET电平@@，且@@距离最大绝对@@值@@（通常@@为@@@@25V）有@@很大的@@裕度@@。由@@于@@器件@@尺寸@@小@@且@@@@Si MOSFET有@@隔离效果@@@@，可以@@不使用@@米勒电容@@，从@@而@@提高@@效率@@，因此@@开关@@速度非常快且@@损耗@@低@@，而@@SiC JFET的@@低输出电容@@也促进了这一特点@@。在@@实际应用@@中@@@@，通常@@会有@@意将@@边缘放缓@@，以@@控制电磁干扰@@和@@电压@@过冲@@，这可以@@通过@@增加@@@@栅极电阻实现@@@@，通过@@小@@缓冲电路@@也能实现@@@@，且@@更有@@效@@@@。

反向或@@@@“第@@三象限@@”导电@@

是@@否能有@@效@@反向导电@@通常@@是@@功率@@开关@@的@@一个关键考虑事项@@。IGBT不能@@，所以@@@@需要一个并联二极管@@@@，而@@Si和@@SiC MOSFET有@@体二极管@@@@。SiC MOSFET中@@的@@@@二极管@@有@@可观的@@反向恢复能量@@，因而@@@@会耗散部分功率@@@@，且@@其@@正向@@压降高@@@@，约为@@@@4V。GaN HEMT单元@@可反向导电@@而@@无反向恢复@@，但是@@@@压降高@@@@，且@@压降与@@栅极关态电压@@和@@沟道电阻相@@关@@，从@@而@@导致压降达到@@@@数伏@@。相@@反@@，SiC FET的@@体二极管@@具有@@低压@@共源共栅@@@@Si MOSFET的@@特征@@@@，因此@@正向@@压降约为@@@@@@1.5V，反向恢复能量非常低@@，大约是@@@@SiC MOSFET的@@三分之一@@。SiC FET的@@较高@@性能@@有@@力地开拓了@@Si MOSFET所无法进入的@@应用@@领域@@，如@@“图@@腾柱@@”功率@@因数校正级@@中@@@@的@@@@快速@@开关@@@@。图@@3显示了@@SiC FET和@@超结@@@@MOSFET的@@反向恢复特征@@@@，并与@@同一电压@@级@@别的@@器件@@@@进行了对@@比@@@@。

图@@3：SiC FET共源共栅@@结构@@@@的@@反向恢复电荷比@@硅@@@@SJ MOSFET小@@100倍@@左@@右@@@@@@

SiC FET十分可靠@@

工程师需要对@@器件@@可靠性有@@信心@@，这是@@十分自然的@@事@@，而@@SiC现在@@@@可以@@视为@@一种成熟技术@@@@，在@@现场和@@实验中@@都具有@@很好@@的@@可靠性数据@@。SiC FET不具有@@已知会导致降级@@问题的@@@@SiC栅氧化层@@，这是@@它的@@另一个优点@@。共源共栅@@结构@@@@的@@栅极@@是@@可靠的@@低压@@@@Si MOSFET的@@栅极@@，具有@@高@@@@阈值电压@@和@@厚@@氧化层@@，而@@内置稳压钳位又提供@@了进一步保护@@。与@@GaN单元@@不同@@@@，SiC FET具有@@雪崩额定值@@和@@固有@@的@@抗短路能力@@，它还有@@沟道@@“夹断@@”效应@@，而@@且@@@@与@@@@MOSFET和@@IGBT不同@@，该@@效应@@极为@@一致@@，不受栅极电压@@影响@@。由@@于@@沟道电阻温度系数为@@正@@，SiC FET短路电流@@会随时@@间减小@@@@，而@@且@@@@会在@@晶粒单元@@中@@均匀分布@@，因而@@@@更加稳定@@@@。

最近推出的@@@@SiC FET器件@@采用@@银烧结晶粒粘接方法@@，与@@焊料相@@比@@@@@@，该@@方法能将@@连接@@处的@@导热系数提高@@六倍@@@@，减少结温升高@@幅度并保持高@@可靠性@@。

SiC FET的@@最新发展@@

自诞生后@@，SiC FET已经发展出了第@@四代@@@@产品@@@@。额定电压@@已经有@@所提高@@@@，导通电阻@@则降低@@至@@一定范围@@，使得@@基片成为@@目前的@@限制因素@@，而@@且@@@@目前应用@@@@“晶圆减薄@@”法来提高@@收益@@。产品@@的@@动态性能@@也得以@@改进@@，因而@@@@部件可以@@在@@@@硬@@开关@@@@拓扑@@中@@高@@效应@@用@@，也可以@@在@@@@软@@开关@@@@操作中@@在@@非常高@@的@@频率下@@应用@@@@，如@@在@@@@LLC或@@相@@移全桥@@电路中@@@@。

SiC FET的@@安装选项@@也增加@@了@@，从@@TO-247和@@TO-220封装@@中@@@@的@@@@并排安装发展到@@@@“堆叠式@@”晶粒结构@@@@。还利用@@@@“开尔文@@”源极连接@@引入了有@@引脚的@@部件@@，以@@避免栅极驱动回路@@中@@的@@@@常见电感问题@@。最近推出的@@@@无引脚@@DFN8x8封装@@可实现@@极低的@@@@连接@@电感和@@@@MHz频率的@@开关@@@@。

SiC FET的@@吸引力@@

最新一代@@@@SiC FET使得@@开关@@向着理想开关@@又迈进了一步@@，它的@@损耗@@极低@@，能轻松实施@@@@，且@@价格越来越有@@吸引力@@。这些器件@@由@@@@UnitedSiC提供@@，额定电压@@从@@@@650V至@@1700V，导通电阻@@低至@@@@@@25毫欧@@@@。UnitedSiC在@@其@@网@@站上@@提供@@了免费设计@@助手@@“FET JET”计算@@器@@，用它能快速@@为@@一系列功率@@转换@@拓扑@@选择任何@@UnitedSiC器件@@并预测器件@@性能@@@@，包括@@PFC级@@和@@隔离@@/非隔离直流@@转换器@@@@拓扑@@@@。

文章来源@@@@：UnitedSiC

SiC FET神应用@@@@，在@@各种领域提高@@功率@@转换@@效率@@

judy — Mon, 31 Oct 2022 02:25:55 +0000

本文转载自@@：UnitedSiC微信公众号@@

宽@@带隙@@半导体@@@@是@@高@@效功率@@转换@@的@@助力@@。有@@多种器件@@可供人们选用@@，包括@@混合了硅@@和@@@@SiC技术@@的@@@@SiC FET。本文探讨了这种器件@@的@@@@特征@@@@@@，并将@@它与@@其@@他方法进行了对@@比@@@@。

高@@效是@@所有@@@@功率@@转换@@的@@共同目标@@，高@@效能够节省成本和@@@@电力@@，减少环境影响@@，让器件@@更小@@更轻@@@@，打造更可靠的@@设备和@@更好@@的@@功能@@。对@@于@@最新的@@和@@新兴的@@应用@@更是@@如@@此@@，例如@@@@，服务器农场的@@电子产品@@散热和@@空调消耗了全球@@1%以@@上@@@@的@@电力@@。在@@此应用@@中@@@@，在@@数百@@A电流@@下@@@@，刀片服务器的@@终端电压@@可能不到@@@@1V，这可能会让互连电阻和@@半导体@@内的@@损耗@@更大@@。

数据中@@心@@使用@@配电方案尽量提高@@效率@@

系统架构师提高@@效率的@@努力没有@@白费@@，从@@2010年@@到@@@@2018年@@，虽然@@网@@络流量增长@@了@@10倍@@，数据中@@心@@存储量扩大了@@20倍@@，但是@@@@服务器农场同期消耗的@@能量仅@@增长@@了@@6%左@@右@@@@。这是@@从@@交流@@电源@@降至@@负载电压@@的@@转换过程中@@的@@@@中@@间总线@@@@电路的@@功劳@@，其@@“电流@@”趋向于大约@@385V直流@@电@@的@@内部总线@@@@，来源@@自交直流@@功率@@因数校正级@@@@，然后进行降频变换并隔离@@，直至@@@@48V总线@@和@@备用电池@@@@，再经过隔离或@@非隔离的@@@@@@“荷载点@@”直流@@转换器@@@@（图@@1）。

图@@1：典型@@的@@现代@@数据中@@心@@电力布置@@

在@@“80+钛@@”等@@标准@@的@@驱策下@@@@，各个功率@@转换@@级@@的@@效率也有@@了@@显著提高@@@@，该@@标准@@的@@目标是@@在@@@@@@50%负载和@@@@230V交流@@电输入@@@@下@@@@，将@@效率提升到@@@@96%。新颖的@@拓扑@@结构@@也为@@此@@提供@@了支持@@，如@@“无桥图@@腾柱@@@@PFC”级@@和@@谐振@@直流@@转换器@@@@@@，如@@移相@@全桥@@和@@@@“LLC”转换器@@，不过@@，半导体@@技术@@也取得了发展@@，尤其@@是@@@@在@@采用@@了碳化硅@@@@@@（SiC）和@@氮化镓@@@@（GaN）制成的@@宽@@带隙@@开关@@后@@。

电动车促进了效率提高@@@@

可以@@说@@，现代@@电动车就@@是@@一个移动数据中@@心@@@@，内置的@@大规模电机运动控制部件@@（图@@2）为@@其@@提供@@了大量支持@@。由@@此@@可见@@，功率@@转换@@和@@电机控制效率是@@这种交通工具是@@否具有@@内在@@可行性的@@关键@@，而@@效率提高@@会带来更小@@更轻@@的@@转换器@@与@@能以@@更低成本行驶更长@@里程的@@电池@@之间的@@@@良性循环@@。主流锂离子电池@@的@@电压@@@@在@@弱混下@@为@@@@48V，在@@强混版本@@下@@为@@@@400-800V，而@@且@@@@在@@所有@@@@情况下@@@@都需要牵引逆变器@@@@，且@@通常@@为@@@@双向逆变器@@，并采用@@各种直流@@转换器@@@@为@@附属服务设备供电@@。在@@大部分情况下@@都需要车载交直流@@充电器@@@@，通常@@也是@@双向的@@@@，可让能量返回@@电网@@@@，获取现金@@。宽@@带隙@@半导体@@@@再次因其@@低损耗@@而@@被采用@@@@，在@@像开关@@或@@同步整流器@@@@一样由@@控制单元@@进行非此即@@彼的@@动态配置时@@@@，它可促进正向@@和@@反向能量流动@@。

图@@2：典型@@的@@电动车功率@@转换@@@@188足彩外围@@app

让牵引逆变器@@从@@采用@@@@IGBT技术@@转变为@@采用@@@@SiC或@@GaN的@@过程存在@@一些@@阻力@@，因为@@@@宽@@带隙@@器件@@的@@@@高@@频能力在@@低于@@20kHz的@@典型@@开关@@频率下@@并不能@@体现出明显的@@价值@@。在@@这些开关@@频率下@@@@，IGBT能够有@@效@@工作@@，它具有@@低成本和@@@@超长@@的@@耐用性@@。不过@@，现在@@@@，使用@@SiC可以@@显著降低@@开态损耗@@和@@其@@余开关@@损耗@@@@，因此@@该@@技术@@会被越来越广泛地采用@@@@。IGBT还需要并联二极管@@才能实现@@电机驱动和@@双向能力@@，而@@SiC有@@集成二极管@@@@，不过@@不一定能有@@高@@性能@@@@。

高@@效的@@功率@@转换@@拓扑@@@@

所有@@@@功率@@转换@@器@@都可以@@分成两个基础类别@@：“降压@@”和@@“升压@@”，也就@@是@@@@隔离形式下@@的@@@@“正向@@”和@@“反激@@”转换器@@。在@@所有@@@@情况下@@@@，都至@@少有@@一个开关@@和@@一个二极管@@@@，而@@在@@复杂的@@多电平@@转换下@@@@，可能有@@数十个半导体@@@@。为@@了实现@@高@@效率@@，二极管@@被@@“同步整流器@@@@”替代@@@@，这是@@一个@@通过@@栅极的@@@@主动控制效仿二极管@@的@@开关@@@@。现在@@@@，半导体@@压降及其@@带来的@@@@导电@@损耗@@仅@@受器件@@导通电阻@@影响@@，可以@@通过@@选择经济实惠的@@最佳器件@@来尽量减小@@该@@压降和@@损耗@@@@。

开关@@损耗@@比@@较@@难以@@控制@@，更快的@@边缘通常@@会导致更小@@的@@电压@@@@和@@电流@@重叠@@，并伴随@@瞬态损耗@@@@，但是@@@@损耗@@提高@@与@@开关@@频率成正比@@@@，因此@@，如@@果@@突破@@SiC或@@GaN的@@极限@@，以@@减小@@磁性@@188足彩外围@@app 的@@体积@@、成本和@@@@重量@@，开关@@损耗@@仍然不小@@@@。为@@此@@，拓扑@@结构@@偏好@@采用@@@@“软@@”开关@@或@@谐振@@开关@@@@，在@@这种情况下@@@@，电流@@升高@@会延迟@@，直至@@@@电压@@在@@打开@@时@@降至@@零@@（零压开关@@@@，也就@@是@@@@ZVS），或@@类似地@@，在@@关闭时@@实现@@零电流@@开关@@@@@@（ZCS）。

确保实现@@@@ZVS和@@ZCS的@@控制过程可能会很复杂@@，具体取决于运行条件@@，而@@专为@@谐振@@运行设计@@的@@转换器@@可能在@@过载或@@瞬态输入@@条件下@@必须采用@@损耗@@高@@的@@@@“硬@@”开关@@。在@@实践中@@@@，图@@腾柱@@等@@部分转换级@@必须在@@采用@@硬@@开关@@@@的@@@@“连续导通模式@@”（CCM）和@@高@@功率@@下@@运行@@@@，因为@@@@其@@他模式@@，即@@不连续或@@临界导电@@模式@@，会让开关@@和@@磁性@@188足彩外围@@app 中@@产生不可接受的@@高@@峰值和@@@@RMS电流@@。

高@@效拓扑@@示例@@——LLC转换器@@

为@@了说明实现@@高@@效率的@@设计@@技术@@@@，我们可以@@看看@@LLC转换器@@，它之所以@@@@这样@@命名是@@因为@@@@一次电路由@@包含一个电容器和@@两个感应器的@@谐振@@电路组成@@，其@@中@@@@一个感应器是@@变压器的@@一次绕组@@（图@@3）。

图@@3：LLC转换器@@简图@@@@

Q1和@@Q2这两个开关@@的@@运行类似于@@“降压@@”转换器@@，但是@@@@可以@@用死区@@时@@间受控且@@占空比@@近@@50%的@@恒定反相@@信号轻松驱动@@。这造成了对@@由@@@@L1和@@T1一次电路构成的@@谐振@@回路@@的@@方波驱动@@。简而@@言@@之@@，当@@方波处于回路@@的@@谐振@@频率时@@@@，阻抗最小@@@@，输出电压@@最大@@。当@@方波频率大于或@@小@@于谐振@@频率时@@@@，阻抗上@@升@@，输出下@@降@@。因此@@，通过@@改变频率@@，可以@@调整输出电压@@@@。在@@实践中@@@@，在@@正常条件下@@@@，运行频率会被设置为@@大于谐振@@频率@@，这样@@，回路@@“看起来@@”有@@电感@@，而@@且@@@@Q1和@@Q2会自然地实现@@零压开关@@@@@@，在@@输出二极管@@中@@也会自然而@@@@然地实现@@零电流@@开关@@@@@@。控制过程很复杂@@，会发生多种谐振@@@@，并受负载值的@@影响@@。

开关@@寄生定义了高@@效拓扑@@中@@的@@@@效果@@@@

LLC等@@电路的@@高@@效谐振@@操作受到@@所选半导体@@及其@@特征@@的@@影响@@。在@@开关@@前必须释放输出电容@@@@COSS和@@存储的@@能量@@EOSS，以@@硅@@@@MOSFET为@@例@@，在@@硅@@@@MOSFET中@@，这两个值很高@@且@@可变@@。COSS的@@充电和@@放电操作本身也会产生@@损耗@@@@。SiC MOSFET的@@这两个值通常@@较低@@，但无论是@@硅@@@@MOSFET还是@@@@SiC MOSFET，在@@制造过程中@@@@，MOSFET都必须在@@导通电阻@@与@@@@EOSS之间进行权衡@@，所以@@@@RDS(ON)·EOSS是@@一个可用于@@比@@较@@的@@有@@用性能@@表@@征@@@@。另一个有@@用的@@性能@@@@表@@征@@是@@@@RDS(ON)·A，它是@@导通电阻@@和@@晶粒面积@@的@@乘积@@，这二者需要彼此折中@@@@，晶粒越小@@则每个晶圆的@@产量越高@@@@，越具有@@成本效益@@，但是@@@@沟道面积@@越小@@@@，导通电阻@@越高@@@@。

反向导电@@特征@@也很重要@@，在@@“死区@@”时@@间的@@反向导电@@过程中@@@@，SiC MOSFET在@@体二极管@@上@@有@@很高@@的@@正向@@压降@@，从@@而@@造成了导电@@损耗@@@@，而@@该@@压降高@@于旧的@@@@Si-MOSFET技术@@的@@@@压降@@。SiC MOSFET也有@@反向恢复能量@@，不过@@要比@@典型@@的@@@@Si-MOSFET好@@得多@@。GaN HEMT单元@@的@@反向恢复值十分低@@，因为@@@@它们只通过@@沟道反向导电@@@@@@，但是@@@@如@@果@@采用@@负关态栅极驱动电压@@@@，则压降会高@@于@@SiC MOSFET，该@@压降会计入有@@效@@的@@总压降中@@@@。虽然@@增强型@@@@GaN HEMT单元@@名义上@@关态栅极电压@@为@@零@@，但是@@@@通常@@建议采用@@此负驱动以@@避免虚假打开@@和@@低@@阈值电压@@@@。源极连接@@和@@栅极驱动回路@@的@@常见电感通常@@是@@瞬态电压@@和@@高@@漏极@@di/dt的@@成因@@，后者可造成一定影响@@。在@@描述各种开关@@类型@@@@的@@沟道和@@反向导电@@损耗@@的@@影响时@@@@，性能@@表@@征@@RDS(ON)·Qrr十分有@@用@@。

比@@较@@开关@@技术@@@@选择@@

表@@1中@@提供@@了在@@相@@同器件@@电压@@和@@漏极电流@@等@@级@@@@下@@@@，两种硅@@超结@@@@MOSFET、SiC-MOSFET、GaN HEMT单元@@和@@@@我们现在@@@@可以@@讨论的@@替代@@@@性@@SiC FET的@@能够影响效率的@@器件@@@@特征@@和@@性能@@表@@征@@的@@摘要@@@@。

表@@1：开关@@特征@@比@@较@@@@——650V/20A级@@

该@@表@@清楚地表@@明了相@@似等@@级@@@@的@@@@@@SiC MOSFET、GaN与@@硅@@@@超结@@@@MOSFET相@@比@@@@的@@动态特征@@的@@优点@@，虽然@@导电@@损耗@@类似@@，但是@@@@前两者到@@壳的@@热阻@@@@和@@雪崩能量额定值@@@@Eas通常@@较差@@。然而@@@@，该@@表@@也将@@@@SiC FET作为@@@@一个替代@@@@产品@@列了出来@@。SiC FET是@@SiCJFET和@@硅@@@@MOSFET的@@共源共栅@@结构@@@@@@，其@@导通电阻@@要低得多@@，且@@由@@于@@通常@@采用@@银烧结作为@@@@晶粒连接@@方式@@，其@@到@@壳的@@热阻@@@@比@@其@@他器件@@要好@@很多@@。SiC FET的@@动态性能@@表@@征@@@@FOM与@@其@@他技术@@一样出色@@，甚至@@@@好@@得多@@@@。

SiC FET的@@一大实用优势@@是@@其@@栅极驱动比@@@@SiC MOSFET和@@GaN单元@@简单@@。SiC MOSFET必须在@@栅极驱动至@@@@18V左@@右@@@@才能实现@@全面增强@@，该@@值非常接近@@所示@@器件@@的@@@@绝对@@最大值@@23V。该@@栅极驱动电压@@可变@@，且@@体现了一定的@@迟滞性@@。E-GaN单元@@的@@阈值电压@@非常低@@，绝对@@最大值仅@@有@@@@7V左@@右@@@@，所以@@@@必须注@@意防止栅极电压@@瞬变或@@过冲带来的@@@@压力@@。从@@比@@较@@中@@可以@@看出@@，SiC FET具有@@可靠的@@栅极@@@@，且@@阈值兼容@@Si-MOSFET，甚至@@@@是@@@@IGBT，因而@@@@可以@@在@@@@@@0-12V下@@安全驱动@@，且@@所述器件@@的@@@@绝对@@最大值为@@距离该@@驱动值很远的@@@@+/-25V。如@@果@@说应用@@@@SiCFET会产生@@任何问题@@，那就@@是@@它非常快@@，有@@EMI、过冲和@@振铃风险@@。Si-MOSFET栅极中@@的@@@@串联电阻并不是@@控制这些风险的@@好@@方法@@，因为@@@@SiC JFET栅极在@@共源共栅@@结构@@@@中@@是@@隔离的@@@@。然而@@@@，事实表@@明@@，较小@@的@@@@RC缓冲电路@@是@@有@@效@@的@@解决方案@@，能很好@@地在@@@@EMI控制与@@尽量维持低损耗@@之间进行折中@@@@。在@@有@@大寄生电感的@@电路中@@关闭大电流@@时@@@@，尤其@@如@@此@@。它还简化了快速@@开关@@器件@@的@@@@并联运行@@。

您可以@@选择在@@功率@@转换@@器@@中@@使用@@宽@@带隙@@器件@@来实现@@极高@@的@@效率@@，而@@过去@@，该@@应用@@在@@很大程度上@@影响了使用@@哪个器件@@的@@@@决定@@@@。在@@所有@@@@常用拓扑@@中@@@@，使用@@UnitedSiC制造的@@@@SiC FET都能实现@@有@@用的@@性能@@@@提升@@。

新的@@宽@@带隙@@半导体@@@@技术@@提高@@了功率@@转换@@效率@@

judy — Thu, 29 Sep 2022 02:57:51 +0000

本文转载自@@： UnitedSiC微信公众号@@

如@@果@@询问任何功率@@电子器件@@设计@@师他们追求什么@@，转换效率通常@@都会名列前茅@@。高@@效率不仅@@能节能@@，还有@@附带好@@处@@，即@@打造更小@@@@、更轻@@、更便宜的@@产品@@@@，而@@释放的@@空间还可用于@@提高@@可靠性和@@增加@@功能@@。实际上@@@@有@@些应用@@受益匪浅@@，如@@电动车@@，它的@@单次充电行驶里程会有@@所提高@@@@，还有@@数据中@@心@@@@，其@@中@@@@的@@@@@@电子器件@@和@@必要空调的@@能耗是@@一大问题@@，目前占全球能源需求的@@@@1%以@@上@@@@。

功率@@转换@@效率提高@@了电动车的@@可行性@@

电动车是@@车轮上@@的@@@@数据中@@心@@@@，具有@@工业规模的@@电动机控制@@（图@@1），它的@@可行性取决于牵引逆变器@@和@@充电电路的@@效率@@。效率每提高@@一个百分点都能促进散热需求降低@@@@、重量减轻@@、单次充电行驶里程增加@@和@@成本降低@@@@，这构成了一个良性循环@@。

图@@1：典型@@的@@电动车功率@@转换@@@@188足彩外围@@app

锂离子电池@@是@@电动车的@@心脏所在@@@@，它可以@@是@@@@48V，用于轻度混合动力@@，也可以@@达到@@@@@@500-800V，实现@@完全电动@@。电动车中@@有@@车载交直流@@充电器@@@@，它通常@@双向导电@@@@，可以@@将@@多余的@@能量返回@@到@@电网@@中@@赚钱@@，还有@@多种辅助直流@@转换器@@@@@@，用于为@@保障安全舒适的@@设备供电@@，当@@然@@也少不了牵引逆变器@@@@，它也有@@双向电流@@@@，可利用@@刹车或@@惯性滑行中@@的@@@@再生能量@@。

电动车功率@@转换@@中@@的@@@@半导体@@开关@@@@压倒性地决定@@了损耗@@@@，而@@在@@牵引逆变器@@中@@@@，IGBT可能是@@个好@@选择@@，尽管@@IGBT只能在@@低频下@@实现@@高@@效开关@@@@。然而@@@@以@@前@@，这并不是@@一个大问题@@，因为@@@@交流@@电动机可以@@在@@@@@@10kHz或@@更低频率的@@驱动下@@充分运行@@。不过@@，提高@@频率能带来一些@@好@@处@@，能让电动机控制更加顺畅@@，能实现@@更符合正弦波的@@驱动@@，从@@而@@降低@@铁损和@@电动机磨损@@。接近@@恒定的@@饱和@@电压@@可以@@让@@@@IGBT保持低导电@@损耗@@@@，但是@@@@宽@@带隙@@开关@@@@，尤其@@是@@@@碳化硅@@@@@@（SiC），异军突起@@，其@@导通损耗@@极低@@，因而@@@@现具有@@强大的@@竞争力@@，还能随意并联@@，进一步降低@@损耗@@@@。FET和@@MOSFET等@@SiC器件@@还满足双向电流@@要求@@，因为@@@@在@@配置成开关@@或@@同步整流器@@@@后@@，它们可以@@向任意方向导电@@@@。IGBT则不能@@反向导电@@@@，需要一个损耗@@不菲的@@并联二极管@@才能实现@@此功能@@。

随着@@功率@@要求的@@提高@@@@，电动车充电器@@和@@辅助直流@@转换器@@@@也逐渐被纳入能耗计算@@范畴中@@@@，而@@它们能直接从@@使用@@小@@磁性@@188足彩外围@@app 实现@@的@@更高@@频率开关@@中@@获益@@。一直以@@来@@，开关@@都使用@@硅@@超结@@@@MOSFET，但是@@@@宽@@带隙@@器件@@有@@着更高@@的@@边沿速率并能降低@@导通电阻@@@@，现可实现@@有@@用的@@效率增益@@。

新的@@功率@@转换@@拓扑@@结构@@能尽量提高@@数据中@@心@@的@@效率@@

虽然@@数据中@@心@@对@@能量的@@需求前所未有@@地多@@，但是@@@@高@@效功率@@转换@@器@@和@@配电方案的@@推出使得@@该@@需求从@@@@2010年@@到@@@@2018年@@实际上@@@@仅@@增加@@了约@@6%，而@@同期的@@互联网@@流量增加@@了@@10倍@@，存储量增加@@了@@20倍@@。

在@@无桥图@@腾柱@@@@@@PFC级@@（TPPFC）和@@谐振@@移相@@全桥@@与@@@@“LLC”直流@@转换器@@@@等@@高@@效拓扑@@结构@@的@@帮助下@@@@，数据中@@心@@的@@交直流@@转换器@@@@现在@@@@基本都能达到@@@@@@“80+钛@@金@@”标准@@，即@@在@@@@230V交流@@电和@@@@50%负载下@@@@，能效至@@少达到@@@@@@96%。这些电路传统上@@采用@@硅@@@@MOSFET开关@@实现@@@@，现在@@@@则因采用@@宽@@带隙@@器件@@而@@获益@@，这些器件@@的@@@@导电@@损耗@@和@@动态损耗@@都较低@@。事实上@@@@，由@@于@@存在@@体二极管@@反向恢复损耗@@@@，在@@高@@频和@@大功率@@下@@采用@@硅@@@@MOSFET实现@@TPPFC布置是@@不可行的@@@@。采用@@SiC或@@氮化镓@@@@（GaN）则可以@@解决这个@@问题@@。

数据中@@心@@使用@@的@@配电方案也有@@所改进@@，以@@提升效率@@（图@@2）。交直流@@转换器@@@@带来的@@@@@@“中@@间总线@@@@”用于在@@更高@@电压@@@@（通常@@为@@@@385V直流@@电@@）下@@传输电力@@，然后电力会被隔离@@，并转换为@@@@48V，与@@备用电池@@一起实现@@更多的@@本地配电@@，之后电力流经隔离或@@非隔离的@@@@车载@@“负载点@@”转换器@@，以@@进入最终转换级@@@@。

图@@2：数据中@@心@@配电布置@@

高@@效功率@@转换@@拓扑@@结构@@@@

现代@@高@@效转换拓扑@@结构@@都可以@@归为@@衍生出@@“降压@@”和@@“升压@@”功能的@@两个基本类别@@，在@@绝缘版本@@中@@则称为@@@@“正激@@”和@@“反激@@”。它们都能在@@@@“硬@@”或@@“软@@”（谐振@@）开关@@模式下@@运行@@@@@@，并具有@@至@@少一个开关@@和@@整流器@@@@，在@@极为@@负载的@@多电平@@电路中@@@@，每个拓扑@@结构@@也可能有@@数十个开关@@和@@整流器@@@@。

采用@@具有@@较低导通电阻@@的@@开关@@并用同步整流器@@@@替代@@@@二极管@@就@@能尽可能降低@@导电@@损耗@@@@，通常@@用@@MOSFET实现@@。理论上@@@@，通过@@并联零件可以@@任意降低@@导电@@损耗@@@@。电压@@/电流@@叠加@@、二极管@@反向恢复能量和@@器件@@电容充电@@/放电造成的@@开关@@损耗@@则比@@较@@难以@@控制@@，并会随着@@频率提高@@而@@提高@@@@，且@@成正比@@@@。这阻碍了硅@@@@MOSFET在@@非常高@@的@@频率下@@的@@使用@@@@，在@@这种情况下@@@@，我们的@@目标是@@大幅减小@@磁性@@188足彩外围@@app 的@@体积@@。对@@于@@部分@@“零压开关@@@@”（ZVS）或@@“零电流@@开关@@@@”（ZCS）拓扑@@结构@@而@@言@@@@，在@@谐振@@模式下@@运行@@@@是@@一种解决办法@@，但是@@@@必须要小@@心确保在@@瞬态或@@过载条件下@@不会发生具有@@破坏性的@@高@@损耗@@@@“硬@@”开关@@。在@@这种情况下@@@@，宽@@带隙@@器件@@可以@@凭借@@其@@无论如@@何@@都比@@硅@@低的@@动态损耗@@提供@@一些@@安全裕度@@。

实际上@@@@，部分转换级@@必须采用@@@@“硬@@开关@@@@”，如@@上@@文提到@@的@@@@TTPFC，它在@@大功率@@和@@@@“连续导电@@@@”模式下@@运行@@@@，以@@将@@峰值电流@@和@@组件应力保持在@@合理范围内@@@@。此时@@@@，宽@@带隙@@器件@@的@@@@价值无法估量@@。

高@@效拓扑@@结构@@的@@示例@@——LLC转换器@@

LLC转换器@@（图@@3）很好@@地诠释了高@@效转换器@@@@。“LLC”这个@@名称得自构成谐振@@回路@@的@@一次电路中@@的@@@@两个电感器和@@一个电容器@@。

图@@3：LLC转行器略图@@@@

在@@变压器@@T1中@@，L1是@@独立的@@或@@受控的@@漏电感@@，第@@二个电感器是@@@@T1的@@一次侧电感器@@。在@@反相@@和@@可变频率下@@@@，Q1和@@Q2以@@50%的@@占空比@@驱动@@，为@@回路@@提供@@方波驱动@@。在@@回路@@的@@谐振@@频率下@@@@，阻抗极低@@，会有@@尽可能多的@@能量通过@@变压器行为@@传递@@到@@输出端@@。如@@不采用@@谐振@@@@，电感器或@@电容的@@阻抗会较高@@@@，传输的@@能量也较少@@。对@@于@@恒定的@@输出负载@@，这意味着可以@@通过@@改变驱动频率有@@效@@控制输出电压@@@@。实际上@@@@，设定的@@名义频率会高@@于谐振@@频率@@，这让回路@@@@“电感十足@@”，以@@至@@于@@Q1和@@Q2都自然而@@@@然地出现了零压开关@@@@@@，实现@@了低损耗@@@@。变压器一次侧和@@二次侧电流@@呈正弦波@@，因此@@输出二极管@@实现@@零电流@@开关@@@@@@。由@@于@@发生多重谐振@@@@，LLC的@@控制非常复杂@@，但是@@@@它可以@@在@@@@非常高@@的@@频率下@@运行@@@@。

损耗@@描述@@

很难说给@@定拓扑@@结构@@@@、频率和@@负载范围采用@@哪种开关@@技术@@最好@@@@，因而@@@@“品质因数@@”（FOM）会很有@@用@@。其@@中@@@@一个是@@@@RDS(ON).A，器件@@导通电阻@@与@@晶粒面积@@的@@乘积@@@@。它有@@用地表@@明了给@@定晶粒体积与@@导电@@损耗@@的@@关系@@，即@@始终可以@@通过@@提高@@晶粒体积降低@@导通电阻@@@@，但是@@@@电容@@、开关@@损耗@@和@@成本也会随之增加@@@@，而@@单晶圆的@@产量则会下@@降@@。性能@@表@@征@@RDS(ON).EOSS是@@另一个指标@@，结合@@了导电@@损耗@@和@@开关@@损耗@@@@，开关@@损耗@@是@@由@@器件@@输出电容@@内存储的@@能量造成的@@@@，该@@指标对@@@@“硬@@”开关@@拓扑@@结构@@十分重要@@。在@@Si-MOSFET中@@，EOSS可能很高@@并且@@@@可变@@，而@@在@@相@@同导通电阻@@和@@器件@@电压@@级@@下@@@@，在@@SiC MOSFET中@@则较低@@，在@@SiC FET共源共栅@@结构@@@@中@@的@@@@值也较低@@。SiC FET是@@SiC JFET和@@Si-MOSFET的@@共源共栅@@结构@@@@@@。另一个重要参数是@@在@@@@开关@@中@@任何体二极管@@效应@@的@@反向恢复能量@@，它在@@硬@@开关@@@@条件下@@会造成显著耗损@@。SiC MOSFET的@@一些@@值很低@@，但是@@@@增益会被抵消@@，因为@@@@二极管@@前向压降高@@@@，如@@果@@因@@“换向@@”而@@在@@开关@@@@“死区@@”时@@间内导电@@@@，这会造成耗损增加@@@@。比@@较@@而@@言@@@@，SiC FET共源共栅@@结构@@@@的@@二极管@@恢复能量更低@@，前向压降也低得多@@。GaN器件@@没有@@恢复效应@@@@，通过@@沟道反向导电@@@@，但是@@@@在@@换向@@条件下@@压降高@@@@，且@@压降取决于栅极驱动电压@@等@@级@@@@@@。

各种开关@@类型@@@@的@@沟道影响和@@反向导电@@损耗@@都可以@@用性能@@表@@征@@@@RDS(ON).Qrr来描述@@，而@@一个在@@高@@频软@@开关@@@@拓扑@@结构@@中@@表@@示@@性能@@的@@指标是@@性能@@表@@征@@@@RDS(ON).COSS(tr)，其@@中@@@@的@@@@@@tr表@@示@@“与@@时@@间相@@关@@”。

比@@较@@开关@@技术@@@@

在@@高@@频转换器@@方面@@，之前@@提到@@了硅@@超结@@@@MOSFET、SiC MOSFET、GaN HEMT单元@@和@@@@SiC FET共源共栅@@结构@@@@。表@@1中@@总结了在@@相@@同电压@@和@@器件@@电流@@级@@下@@它们的@@性能@@@@表@@征@@的@@比@@较@@@@结果@@。

表@@1：在@@650V/20A等@@级@@@@下@@比@@较@@开关@@特征@@@@

从@@表@@中@@可以@@看出@@，与@@硅@@@@相@@比@@@@@@，SiC MOSFET和@@GaN具有@@损耗@@方面的@@优势@@@@，不过@@在@@上@@述示例中@@@@，它们的@@雪崩能量额定值@@和@@到@@壳的@@热阻@@@@比@@较@@差@@。然而@@@@，UnitedSiC制造的@@@@SiC FET具有@@更好@@或@@相@@同的@@性能@@@@表@@征@@@@，在@@所述等@@级@@@@下@@@@，导通电阻@@显著降低@@@@，并且@@@@由@@于@@银烧结晶粒连接@@方式和@@晶圆减薄@@技术@@@@，到@@壳的@@热阻@@@@也好@@得多@@@@。

SiC FET的@@另一个优势@@是@@@@，与@@其@@他宽@@带隙@@技术@@相@@比@@@@@@@@，它的@@栅极@@驱动很简单@@。SiC MOSFET需要大约@@18V的@@栅极@@驱动才能实现@@全面增强@@，与@@绝对@@最大值非常接近@@@@，而@@栅极阈值是@@可变的@@@@，受迟滞影响@@，并影响短路耐受性@@。GaN的@@栅极@@阈值电压@@低@@，绝对@@最大值差不多低@@，因而@@@@必须小@@心驱动以@@免瞬态和@@短路造成电压@@过应力@@，在@@存在@@高@@@@dV/d和@@di/dt波形时@@@@，电压@@过应力非常危险@@。

在@@比@@较@@中@@@@，SiC FET可以@@使用@@@@标准@@硅@@@@MOSFET或@@IGBT栅极驱动在@@典型@@的@@@@0-12V电压@@下@@驱动@@，且@@距离最大绝对@@值@@有@@很大的@@裕度@@@@。该@@阈值稳定@@@@，表@@明没有@@迟滞@@，且@@栅极电压@@不会影响固有@@的@@@@SiC FET短路耐受额定值@@@@。

UnitedSiC的@@“第@@四代@@@@”SiC FET现在@@@@的@@开关@@速度极快@@，以@@致于在@@需要控制边沿速率以@@尽量减小@@过冲和@@@@EMI时@@，这可能会成为@@一个实际问题@@。然而@@@@，UnitedSiC已经表@@明简单的@@@@低损耗@@缓冲电路@@是@@一个有@@效@@解决方案@@。一个新发展是@@采用@@自由@@@@JFET栅极的@@@@SiC FET共源共栅@@结构@@@@，它允许更好@@地控制开关@@速度@@，而@@将@@共源共栅@@的@@@@Si-MOSFET一同封装@@则仍允许在@@启动@@、关闭和@@故障条件下@@实现@@常关型@@运行@@。

结论@@

宽@@带隙@@半导体@@@@技术@@为@@实现@@更高@@效的@@功率@@转换@@打开@@了大门@@。UnitedSiC生产的@@@@SiC FET走在@@最前沿@@，各方面的@@性能@@@@表@@征@@都十分出色@@。

UnitedSiC 750V 第@@4代@@ SiC FET提高@@了性能@@@@，并将@@设计@@灵活性提升到@@新的@@水平@@

judy — Mon, 01 Aug 2022 01:06:02 +0000

UnitedSiC（现为@@@@Qorvo）扩展了其@@突破性的@@第@@@@@@4代@@ SiC FET产品@@组合@@, 通过@@采用@@@@TO-247-4引脚封装@@的@@@@@@750V/6mOhm SiC FET和@@采用@@@@D2PAK-7L表@@面贴装@@封装@@的@@@@@@9mOhm导通电阻@@，扩大了性能@@领先地位@@。新型@@碳化硅@@@@@@ FET 采用@@标准@@分立@@式封装@@@@。提供@@业界额定值@@最低的@@@@ RDS（on），是@@同类产品@@中@@唯一提供@@@@5μs的@@可靠短路耐受时@@间额定值@@的@@器件@@@@@@（参见@@Figure 1）。

图@@ 1. 750V第@@4代@@UnitedSiC FET极低的@@@@ RDS(on) UJ4SC075006K4S 与@@ SiC MOSFET 竞争对@@手相@@比@@@@@@，在@@类似的@@@@ 650V-750V 等@@级@@@@和@@@@ 6mohm 器件@@的@@@@低短路电流@@延时@@为@@@@@@ 5μs

UnitedSiC 利用@@业界最佳的@@导通电阻@@@@@@ x 面积@@ （RDS（on） x A），在@@一系列功率@@水平和@@封装@@选项@@中@@扩展了其@@第@@@@4代@@FET 产品@@组合@@, 提供@@一流的@@品质因数@@@@（FoM）。750V 碳化硅@@@@ FET 采用@@ TO-247-3L和@@ TO-247-4L 插入式封装@@@@, 导通电阻@@范围为@@@@ 6mOhm 至@@ 60mOhm, 采用@@低电感@@, 表@@面贴装@@ D2PAK-7L 封装@@, 可提供@@@@6.7mm 的@@高@@压爬电距离@@。SiC FET采用@@先进的@@晶圆减薄@@和@@银烧结芯片贴装技术@@@@, 提供@@卓越的@@热性能@@@@。

图@@2所示@@为@@扩展的@@@@750V产品@@组合@@, 插入式和@@表@@面贴装@@器件@@均具有@@@@8个导通电阻@@@@,为@@设计@@人员提供@@了更大的@@灵活性@@, 可以@@优化其@@系统的@@效率@@, 热管理@@复杂性和@@成本@@, 而@@不必在@@有@@限的@@选择下@@妥协@@。750V器件@@的@@@@全系列还允许设计@@人员使用@@@@UnitedSiC提供@@的@@@@相@@同基准技术@@来解决许多应用@@和@@功率@@水平@@, 而@@不是@@@@设计@@多个不同@@制造商的@@@@SiC组件来涵盖其@@产品@@范围@@。低导通电阻@@选项@@采用@@开尔文@@源连接@@封装@@@@（TO-247-4L 和@@ TO-263-7L）, 允许用户以@@更干净的@@栅极@@波形快速@@实现@@高@@电流@@开关@@@@，同时@@@@，低功耗碳化硅@@@@@@ FET （18mOhm-60mOhm）提供@@开尔文@@连接@@和@@传统的@@@@TO-247-3L 选项@@。

图@@ 2. 750V 第@@4代@@ UnitedSiC FET 产品@@可按@@ RDS（on）和@@分立@@式封装@@类型@@@@提供@@@@

图@@3显示了@@设计@@灵活性的@@一个例子@@, 其@@中@@@@比@@较@@了@@@@3.6kW图@@腾柱@@功率@@因数校正@@（TPPFC）电路中@@的@@@@多个器件@@@@。TO-247-4L FET的@@范围为@@@@18mOhm至@@60mOhm, 是@@TPPFC应用@@的@@绝佳选择@@。该@@图@@显示了@@新型@@@@23mOhm, 33mOhm和@@44mOhm 750V SiC FET获得的@@性能@@@@@@，达到@@@@超过@@99.3%的@@峰值效率@@。如@@果@@优化满载效率或@@最小@@化热管理@@要求非常重要@@, 则可以@@选择@@UJ4C075018K4S。如@@果@@轻到@@中@@等@@负载的@@效率和@@性价比@@在@@客户需求方面排名很高@@@@, 那么@@UJ4C075023K4S或@@UJ4C075033K4S都是@@绝佳的@@选择@@。同时@@@@, 为@@低功耗@@（例如@@@@1.5kW）系统和@@低@@成本选项@@量身定制选择可以@@将@@设计@@人员引向@@UJ4C075044K4S和@@UJ4C075060K4S产品@@，只需在@@@@ UnitedSiC FET-JET 计算@@器@@ 图@@片@@（https://info.unitedsic.com/fet-jet）中@@, 即@@可在@@各种拓扑@@结构@@中@@评估这些选项@@中@@的@@@@每一个@@, 从@@而@@说明在@@不影响扩展产品@@组合@@的@@情况下@@@@进行设计@@的@@能力@@@@。

图@@ 3. 750V第@@4代@@ UnitedSiC FET 性能@@在@@@@ 3.6KW 图@@腾柱@@ PFC 中@@。彩色条表@@示@@使用@@不同@@设备的@@功率@@损耗@@@@，所有@@@@这些设备都可以@@使用@@@@@@，但在@@满载时@@提供@@不同@@的@@效率@@。

UnitedSiC的@@第@@@@4代@@ SiC FET 提供@@突破性的@@性能@@@@水平@@, 旨在@@加速@@ WBG在@@汽车@@和@@工业充电@@、牵引逆变器@@、固态断路器@@@@、电信整流器@@@@、数据中@@心@@ PFC 和@@ DC/DC 转换以@@及@@可再生能源和@@储能应用@@中@@的@@@@采用@@@@。

当@@额定值@@为@@@@ 750V 时@@, 该@@器件@@为@@@@ 400V 或@@ 500V 电池@@/总线@@电压@@应用@@提供@@了额外的@@设计@@裕量@@、尽管@@提高@@了额定电压@@@@。但这些器件@@采用@@先进的@@电池@@密度来降低@@单位面积@@的@@@@ RDS（on），在@@所有@@@@封装@@中@@@@提供@@业界电阻最低的@@产品@@@@。此外@@, 通过@@器件@@先进的@@烧结芯片贴装技术@@实现@@高@@额定电流@@@@，从@@而@@改善了热性能@@@@。SiC FET 提供@@业界最佳的@@比@@导通电阻@@@@（图@@ 4）, 可在@@整个温度范围内@@大幅降低@@传导损耗@@@@。

图@@ 4. 750V第@@4代@@UnitedSiC JFET 单位面积@@导通电阻@@@@，而@@ SiC 的@@额定电压@@为@@@@ 650V

设计@@易用性再次成为@@特点@@, 因为@@@@所有@@@@器件@@都可以@@用标准@@的@@@@0V至@@12V或@@15V栅极驱动电压@@安全驱动@@，在@@一个真正的@@@@ 5V 门限电压@@条件下@@保持了良好@@的@@噪声裕量@@。与@@前几代@@产品@@一样@@, 这些新型@@碳化硅@@@@@@@@ FET 可在@@所有@@@@典型@@的@@@@ Si IGBT、Si MOSFET 和@@ SiC MOSFET 驱动电压@@下@@工作@@, 并包括@@一个内置的@@@@ ESD 栅极保护钳@@。

除了低导通电阻@@外@@, 这些新型@@碳化硅@@@@@@@@ FET 还可在@@@@硬@@开关@@@@和@@软@@开关@@@@电路中@@提高@@效率@@. 在@@图@@@@腾柱@@@@PFC或@@标准@@@@2电平@@逆变器等@@硬@@开关@@@@电路中@@@@, 单位面积@@的@@低导通电阻@@和@@低@@输出电容@@以@@及@@低压@@@@Si MOSFET中@@接近@@零的@@存储电荷相@@结合@@@@@@, 可提供@@@@出色的@@反向恢复电荷@@（Qrr）和@@低@@Eoss/Qoss。这些器件@@具有@@出色而@@坚固的@@集成二极管@@@@, 具有@@低压@@降@@ VF （<1.75V）。

这些碳化硅@@@@@@ FET 还可在@@@@ LLC 或@@ PSFB 等@@高@@频软@@开关@@@@谐振@@转换器@@拓扑@@中@@提供@@改进的@@性能@@@@@@. 750V器件@@的@@@@突破性性能@@是@@导通电阻@@已大幅降低@@@@, 同时@@@@,为@@任何给@@定的@@@@RDS（on）提供@@较低的@@@@输出电容@@@@C oss（tr）, 软@@开关@@@@FOM（表@@示@@为@@@@ RDS（on） x Coss（tr））优势@@在@@整个有@@用工作温度范围内@@都是@@同类产品@@中@@最好@@的@@@@。

图@@5所示@@的@@雷达图@@@@总结了第@@@@4代@@750V FET与@@650V-750V竞争对@@手的@@比@@较@@@@优势@@@@. 当@@考虑关键的@@硬@@开关@@@@和@@软@@开关@@@@参数时@@@@, SiC FET是@@无与@@伦比@@的@@@@，超低的@@单位面积@@导通电阻@@@@允许标准@@分立@@封装@@@@, 其@@性能@@水平是@@现有@@@@ Si 或@@新兴的@@@@ WBG 竞争技术@@无法实现@@的@@@@。

图@@5.UnitedSiC 750V FET的@@雷达图@@@@，关键参数归一化@@（注@@：值越低@@越好@@@@）

总而@@言@@之@@, 这些来自@@ UnitedSiC 的@@ SiC FET 通过@@先进的@@第@@@@@@4代@@技术@@实现@@了全新的@@性能@@@@水平@@。 UnitedSiC 凭借@@最低的@@@@ RDS（on） 6mOhm SiC FET扩展了其@@性能@@领先地位@@, 并通过@@该@@电压@@等@@级@@@@中@@最广泛的@@@@WBG产品@@组合@@为@@用户提供@@了急需的@@设计@@灵活性@@. 通过@@增加@@@@750V选项@@, 设计@@人员现在@@@@拥有@@了@@额外的@@总线@@电压@@裕量@@。其@@优越的@@品质因数@@@@（FoM）提供@@了性能@@更好@@的@@@@ SiC FET 产品@@，功率@@设计@@人员现在@@@@可以@@在@@@@下@@一代@@系统设计@@中@@从@@中@@受益@@。

使用@@最新的@@@@SiC FET技术@@提升车载充电器@@@@性能@@@@

judy — Tue, 15 Mar 2022 02:46:56 +0000

摘要@@

碳化硅@@@@FET已经在@@车载充电器@@@@@@（OBC）电路领域确立了自身地位@@，尤其@@是@@@@在@@电池@@工作电压@@超过@@500V的@@情况下@@@@。这些器件@@的@@@@低功率@@损耗@@使得@@穿孔封装@@和@@表@@面安装式封装@@都可以@@用于此应用@@@@。我们调查了这些封装@@选项@@的@@@@相@@对@@热性能@@@@，并证实了@@TO247-4L和@@D2PAK-7L选项@@可用于@@@@6.6 kW和@@22 kW充电器@@。

简介@@
碳化硅@@@@FET已经广泛应用@@于纯电动车@@（EV）的@@车载充电器@@@@@@（OBC）和@@直流@@转换器@@@@@@。它们在@@牵引逆变器@@中@@的@@@@使用@@也快速@@增长@@@@。由@@于@@开关@@速度比@@@@IGBT快得多@@，它们成为@@了系统总线@@电压@@超过@@500 V（如@@800 V）时@@的@@首选器件@@@@。在@@系统总线@@电压@@较低的@@@@@@PFC电路需要硬@@开关@@@@时@@@@，它们也是@@出色的@@选择@@，因为@@@@它们的@@二极管@@恢复性能@@比@@硅@@超结@@@@FET好@@得多@@，因而@@@@可以@@实现@@较高@@频率的@@开关@@@@和@@较低的@@@@损耗@@@@。最后@@，这些充电器@@日@@益增长@@的@@支持双向能量流动以@@允许能量从@@车辆传入电网@@的@@趋势也得到@@了这些宽@@带隙@@器件@@的@@@@此类属性的@@支持@@。

车载充电器@@@@会转换单相@@或@@@@3相@@交流@@电@@，将@@其@@输入@@直流@@轨@@@@，然后使用@@@@直流@@转换器@@@@为@@车辆电池@@充电@@。在@@充电模式下@@@@，前端充当@@整流器@@@@，并使用@@图@@腾柱@@@@PFC，或@@者在@@较高@@功率@@下@@@@充当@@有@@源前端@@。可以@@操作这些电路@@，使其@@让电流@@反向传输@@，也就@@是@@@@充当@@逆变器@@。为@@实现@@充电所选的@@直流@@转直流@@拓扑@@可以@@是@@@@LLC或@@CLLC类型@@@@，后者适合双向能量传输@@。直流@@轨@@还可以@@支持另一个功率@@较低的@@@@@@LLC转换器@@，为@@电动车中@@的@@@@@@12 V电子器件@@供电@@。如@@果@@不需要双向能量流@@，PFC整流器@@通常@@选择使用@@@@Vienna整流器@@。

SiC器件@@技术@@和@@@@封装@@选项@@@@
图@@1显示的@@是@@商用单极功率@@半导体@@的@@先进性@@。过去十年@@中@@器件@@技术@@的@@@@持续进步造就@@了第@@四代@@@@@@SiC JFET和@@SiC FET（共源共栅@@结构@@@@），在@@图@@@@中@@以@@蓝色符号表@@示@@@@。给@@定额定值@@下@@的@@低@@RdsA可以@@在@@@@相@@同的@@封装@@中@@@@实现@@更低的@@@@电阻@@@@。它还允许以@@较小@@的@@@@晶粒@@体积和@@电容实现@@给@@定导通电阻@@@@，从@@而@@也实现@@更低的@@@@开关@@损耗@@@@。

图@@1：2021年@@先进的@@硅@@和@@宽@@带隙@@开关@@技术@@的@@@@@@RdsA与@@电压@@额定值@@对@@比@@@@

图@@2显示的@@是@@本文中@@讨论的@@封装@@选项@@@@。TO247-4L是@@使用@@范围很广的@@@@TO247封装@@的@@@@变体@@。D2PAK-7L是@@表@@面安装式封装@@@@，很适合与@@碳化硅@@@@器件@@一同使用@@@@。穿孔式@@TO247凭借@@外露的@@大铜片可以@@散发掉更多功率@@@@。鉴于@@需要维护大爬电距离@@，D2PAK-7L晶粒垫相@@对@@较小@@@@。表@@1显示的@@是@@相@@对@@参数的@@对@@比@@@@，包括@@典型@@的@@封装@@电感@@@@、热垫大小@@@@（与@@散热器@@相@@连的@@铜@@面积@@@@）、爬电和@@间隙@@。

图@@2：TO247-4L（左@@）和@@D2PAK-7L（右@@）是@@广受欢迎的@@封装@@@@，是@@可用于@@车载充电器@@@@的@@穿孔和@@表@@面安装式选项@@@@

使用@@SMT器件@@可简化和@@提升制造自动化@@。因此@@，在@@电动车@@液冷环境中@@@@，将@@在@@绝缘金属衬底@@（IMS）上@@使用@@@@D2PAK-7L的@@选项@@作为@@@@@@TO247-4L替代@@@@方案是@@非常值得分析研究的@@@@。

由@@于@@分析功率@@损耗@@和@@温度峰值上@@升需要器件@@导电@@损耗@@数据@@、开关@@损耗@@数据和@@热阻@@数据@@，我们要先检查它们@@。然后使用@@@@FET-Jet[3]在@@线计算@@器@@来求得最差的@@工作损耗@@和@@温度升高@@@@，以@@检查所选器件@@和@@封装@@组合的@@可行性@@。

根据@@数据表@@曲线@@（参见@@图@@@@@@3a和@@3b），开关@@数据已经作为@@@@电流@@函数输入@@到@@计算@@器@@中@@@@，并考虑了所有@@@@器件@@的@@@@与@@温度相@@关的@@导通电阻@@@@@@。计算@@器@@中@@还提供@@了典型@@的@@最差情况下@@的@@热阻@@@@@@（RthJC）。接下@@来@@，我们看看模拟@@，以@@此指导对@@@@RthCA的@@合理评估@@，从@@而@@完成此分析所需的@@数据表@@@@。

图@@3a（上@@）是@@TO247-4L 750V第@@四代@@@@SiC FET在@@400V总线@@下@@开关@@损耗@@与@@电流@@的@@对@@比@@@@。图@@3b（下@@）是@@这些器件@@在@@@@D2PAK-7L封装@@中@@@@的@@@@这些数据@@

图@@4：TO247-4L和@@D2Pak-7L中@@从@@结到@@冷却液的@@热路径图@@@@

表@@1：图@@2中@@显示的@@两个封装@@的@@@@对@@比@@@@。SMT器件@@的@@@@电感明显更低@@，但是@@@@散热面积@@也较小@@@@

典型@@热环境的@@模拟对@@比@@@@
图@@4显示的@@是@@使用@@@@TO247-4L和@@在@@@@IMS上@@使用@@@@D2PAK-7L时@@图@@腾柱@@@@PFC的@@典型@@使用@@视图@@@@，表@@明了冷却功率@@电子器件@@所用的@@器件@@@@从@@结到@@冷却液的@@热流路径@@。表@@2a和@@2b总结了在@@一系列热界面@@（TIM）隔离选项@@下@@@@，各个器件@@的@@@@结到@@壳与@@壳到@@冷却液热阻@@@@。

表@@2a：在@@安装到@@采用@@陶瓷绝缘体的@@冷却板上@@时@@@@，基于@@TO247的@@器件@@@@的@@热阻@@@@性能@@@@@@

表@@2b：建立在@@@@IMS上@@的@@@@D2PAK-7L器件@@的@@@@热阻@@@@性能@@@@，其@@中@@@@的@@@@@@底部@@3mm Al采用@@液冷@@

根据@@这些结果@@，我们可以@@将@@@@0.6 °C/W作为@@@@TO247壳到@@冷却液的@@热阻@@@@的@@中@@间值@@@@，将@@1.2 °C/W作为@@@@D2Pak-7L的@@中@@间值@@，并将@@它们添加到@@结壳热阻@@中@@@@。虽然@@SiC FET的@@芯片体积小@@@@，但是@@@@可以@@通过@@银烧结式连接@@在@@封装@@中@@@@实现@@低@@RthJC。

案例@@1：400V总线@@系统的@@@@6.6kW（交流@@/直流@@）图@@腾柱@@PFC
图@@5显示的@@是@@图@@腾柱@@@@PFC拓扑@@的@@基本电路@@。表@@3汇编了此应用@@使用@@一系列第@@四代@@@@器件@@时@@在@@全负载和@@@@@@6.6 kW下@@的@@功率@@损耗@@和@@温度上@@升@@。其@@他电路条件有@@@@230 Vrms输入@@、400 V直流@@轨@@、75 kHzCCM模式开关@@@@、20% 电感纹波@@、散热器@@/液温@@80 °C、在@@相@@同封装@@类型@@@@的@@慢@@支路使用@@固定的@@@@11 mΩ，750 V器件@@、图@@腾柱@@PFC的@@两个交错快支路的@@各种器件@@@@[4]。我们可以@@看到@@@@一系列快支路选项@@@@，从@@18 mΩ到@@60 mΩ，并有@@@@Rds(on)极低的@@@@器件@@@@提供@@非常高@@的@@性能@@@@@@。该@@表@@显示的@@是@@每个快速@@支路@@FET在@@最差情况下@@的@@功率@@损耗@@@@、预计结温和@@半导体@@效率@@，这是@@仅@@功率@@半导体@@的@@效率损耗@@指标@@。即@@使壳到@@冷却液的@@热阻@@@@较高@@@@，达到@@@@1.2 °C/W，下@@表@@所示@@的@@表@@面安装式选项@@也是@@非常合理的@@选择@@。最后@@一部分决策可以@@基于@@设计@@中@@的@@@@整体热@@、效率和@@成本约束条件@@。现在@@@@，许多器件@@选项@@都是@@由@@@@Qorvo提供@@的@@@@。

图@@5：本分析中@@使用@@的@@图@@腾柱@@@@PFC拓扑@@。我们假设两个交错的@@快速@@支路在@@每个@@位置有@@一个开关@@@@，在@@慢@@速支路中@@有@@一个低@@Rds器件@@

表@@3：各种第@@四代@@@@@@SiC FET选项@@的@@@@快速@@开关@@@@FET计算@@损耗@@@@、峰值结温和@@半导体@@损耗@@限制的@@效率@@。6.6 kWTPPFC在@@75 kHz下@@运行@@

案例@@2：400V总线@@系统的@@@@6.6 kWCLLC直流@@/直流@@
现在@@@@，我们可以@@考虑同一系列的@@@@器件@@@@在@@车载充电器@@@@的@@@@CLLC级@@中@@@@能提供@@什么@@。通常@@，由@@于@@器件@@不是@@硬@@开关@@@@@@，损耗@@会较低@@。我们假设此处使用@@全桥@@@@CLLC实施@@，如@@图@@@@6所示@@，并检查各个选项@@在@@@@6.6 kW、400 V总线@@、300 kHz开关@@频率和@@@@80 °C冷却液温@@下@@的@@功率@@损耗@@@@，我们还同样@@假设将@@@@0.6 °C/W作为@@@@TO247-4L的@@额外壳到@@冷却液热阻@@@@，将@@1.2 °C/W作为@@@@D2PAK-7LIMS的@@热阻@@@@。初级@@侧@@FET的@@计算@@损耗@@@@在@@表@@@@4中@@列出@@。

图@@6：表@@5中@@的@@@@估计所用的@@@@CLLC拓扑@@。考虑了初级@@侧@@@@FET。同样@@的@@器件@@@@通常@@也会用于次级@@侧@@

表@@4：各种第@@四代@@@@@@SiC FET选项@@的@@@@初级@@侧@@@@FET计算@@损耗@@@@、峰值结温和@@半导体@@损耗@@限制的@@效率@@。6.6 kW全桥@@CLLC在@@300 kHz下@@运行@@

在@@这种情况下@@@@，得益于@@LLC电路中@@的@@@@开关@@损耗@@接近@@零@@，虽然@@频率较高@@@@，但是@@@@开关@@损耗@@低得多@@。此外@@，有@@许多可行选项@@可供设计@@师们选择@@，包括@@适用于穿孔式@@和@@表@@面安装式的@@选项@@@@，让设计@@师们能灵活地优化性能@@@@、热管理@@、板空间和@@成本@@。SiC FET可以@@使用@@@@0至@@10 V驱动电压@@驱动且@@对@@性能@@没什么影响的@@特点也很有@@用@@，有@@助于限制驱动器损耗@@@@。

案例@@3：3: 22 kW Vienna整流器@@
最后@@一个有@@用示例是@@在@@@@@@22 kW Vienna整流器@@中@@使用@@@@750 V平台@@，如@@图@@@@7所示@@。对@@于@@这个@@@@3相@@电路@@，我们在@@假设使用@@@@750 VFET和@@50 A、1200 V UJ3D1250K2二极管@@的@@条件下@@执行计算@@@@。我们假设使用@@@@230 Vrms交流@@电输入@@@@、3相@@、800 V总线@@、40 kHz开关@@以@@及@@与@@之前@@示例中@@一样适用于穿孔式@@和@@@@SMT选项@@的@@@@壳到@@环境热条件@@。对@@于@@22 kW输入@@，RMS相@@电流@@约为@@@@@@31.9 A。

图@@7：全部使用@@@@SiC器件@@的@@@@Vienna整流器@@。二极管@@为@@@@1200 V SiC二极管@@，FET为@@第@@四代@@@@@@750 V SiC FET

表@@5：各种第@@四代@@@@@@SiC FET选项@@的@@@@FET计算@@损耗@@@@、峰值结温和@@半导体@@损耗@@限制的@@效率@@。22 kWVienna整流器@@、800 V总线@@、40 kHz

在@@本案例@@中@@@@，TO247-4L封装@@中@@@@更高@@的@@散热能力发挥了更重要的@@作用@@，在@@使用@@电阻更高@@的@@器件@@@@时@@也有@@良好@@的@@热裕度@@。另一方面@@，18 mΩ至@@33 mΩ器件@@中@@的@@@@损耗@@极低@@，以@@至@@于@@在@@此功率@@电平@@下@@也可以@@采用@@表@@面安装式选项@@@@。

结论@@
第@@四代@@@@SiC FET的@@性能@@@@提升以@@及@@各种@@Rds(on)类在@@穿孔式@@和@@表@@面安装式封装@@中@@@@的@@@@可用性让设计@@师能不断改善车载充电器@@@@设计@@的@@效率@@、体积和@@废热@@，同时@@@@维持低成本@@。此外@@，使用@@较为@@简单的@@@@@@0至@@10/12/15 V栅极驱动可有@@助于管理成本和@@@@控制复杂性@@。

文章来源@@@@： UnitedSiC

充分挖掘@@SiC FET的@@性能@@@@

judy — Tue, 08 Mar 2022 08:58:23 +0000

功率@@转换@@器@@的@@性能@@@@通常@@归结到@@效率和@@成本上@@@@。实际示例证明@@，在@@模拟工具的@@支持下@@@@，SiC FET技术@@能兼顾这两点@@。

性能@@是@@一个主观术语@@，它可以@@用许多你喜欢的@@方式衡量@@，但是@@@@在@@功率@@转换@@界@@，它归结为@@两个相@@互依赖的@@主要值@@，即@@效率和@@成本@@。现在@@@@，作为@@@@半导体@@开关@@@@材料@@@@，硅@@在@@导电@@和@@动态损耗@@性能@@方面已经到@@达了极限@@，这已经是@@一个常识了@@，因此@@越来越多的@@人考虑采用@@碳化硅@@@@和@@氮化镓@@@@宽@@带隙@@技术@@来实现@@更好@@的@@性能@@@@@@。这两种材料@@具有@@更好@@的@@介质击穿@@特性@@，从@@而@@可以@@打造更薄@@、掺杂更重@@、导通电阻@@更低的@@@@阻挡层@@，同时@@@@，更小@@的@@晶粒@@体积还可降低@@器件@@电容@@，从@@而@@降低@@动态损耗@@@@。与@@硅@@@@相@@比@@@@@@，宽@@带隙@@器件@@损耗@@更低@@，但是@@@@实际上@@@@@@，宽@@带隙@@器件@@也有@@某些方面较差@@，如@@SiC MOSFET和@@GaN HEMT晶体管通常@@需要严格控制栅极驱动条件才能实现@@最佳性能@@@@。这些器件@@与@@硅@@@@开关@@相@@比@@@@还有@@一系列不同@@之处@@，因而@@@@带来了困难@@，如@@SiC MOSFE栅极阈值的@@可变性和@@迟滞@@，以@@及@@GaN缺少雪崩额定值@@@@。

SiC FET接近@@理想开关@@@@

实际开关@@接近@@理想开关@@@@@@，却不一定有@@巨大的@@进步@@。如@@果@@简单的@@@@竖直沟槽@@SiC JFET与@@硅@@@@MOSFET结合@@，您可以@@获得更低的@@@@标准@@化整体损耗@@@@、一个简单的@@@@非临界栅极驱动和@@一个有@@高@@雪崩额定值@@和@@短路额定值@@的@@可靠部件@@。这个@@器件@@就@@是@@@@SiC FET共源共栅@@，如@@图@@@@1（右@@）所示@@，与@@左@@侧的@@@@SiC MOSFET形成对@@比@@@@。在@@SiC FET中@@，SiC MOSFET中@@的@@@@沟道电阻@@Rchannel被低压@@硅@@@@MOSFET的@@电阻@@所取代@@@@，后者的@@反转层电子迁移率要好@@得多@@@@，损耗@@也因此@@更低@@。SiC FET的@@晶粒@@面积@@相@@对@@较小@@@@，尤其@@是@@@@在@@与@@一同封装@@的@@@@堆叠在@@@@顶部的@@@@Si MOSFET配合使用@@时@@@@。

图@@1：SiC MOSFET（左@@）和@@SiC FET（右@@）结构@@对@@比@@@@

在@@现实中@@@@，对@@比@@性能@@的@@最好@@方法是@@对@@比@@@@“性能@@表@@征@@”（FoM），它们结合@@了给@@定晶粒体积下@@在@@不同@@应用@@中@@的@@@@导电@@损耗@@和@@开关@@损耗@@@@，晶粒体积对@@于@@每个@@晶圆的@@产量和@@随之变化的@@成本@@很重要@@。图@@2显示的@@是@@选择@@，它对@@比@@了可用的@@@@650V SiC MOSFET与@@UnitedSiC制造的@@@@750V第@@4代@@SiC FET。RDS(ON) xA，即@@单位面积@@的@@导通电阻@@@@是@@@@一个关键性能@@表@@征@@@@，值低表@@明晶粒面积@@较小@@@@，给@@定损耗@@性能@@下@@每个晶圆的@@产量较高@@@@。另一个性能@@表@@征@@@@RDS(ON)xEOSS，即@@导通电阻@@与@@输出开关@@能量@@的@@乘积@@，它是@@表@@示@@导电@@损耗@@和@@开关@@损耗@@之间的@@@@权衡@@的@@特性@@，在@@硬@@开关@@@@应用@@中@@很重要@@。性能@@表@@征@@RDS(ON)xCOSS (tr)将@@导通电阻@@与@@跟时@@间有@@关的@@输出电容@@关联起来@@，表@@明在@@高@@频软@@开关@@@@电路中@@的@@@@相@@对@@效率性能@@@@。还有@@一个重要比@@较@@是@@整体二极管@@的@@前向压降@@。在@@SiC FET中@@，VF是@@Si MOSFET体二极管@@压降与@@第@@三象限@@@@JFET电阻性压降之和@@@@，值约为@@@@@@1到@@1.5V。对@@于@@SiC MOSFET，该@@参数值可能超过@@4V，在@@电流@@通过@@整体二极管@@换向@@的@@应用@@中@@@@，这会导致开关@@死区@@时@@间内有@@显著导电@@损耗@@@@。

图@@中@@所示@@的@@导通电阻@@@@相@@关性能@@表@@征@@是@@@@25°C和@@125°C下@@的@@值@@，表@@明在@@真实条件下@@@@SiC FET的@@性能@@@@非常好@@@@。

图@@2：SiC FET和@@SiC MOSFET的@@性能@@@@表@@征@@比@@较@@@@

3.6kW SiC FET图@@腾柱@@PFC级@@演示工具实现@@@@99.3%的@@效率峰值@@

也许最能证明@@SiC FET性能@@的@@情况是@@在@@@@典型@@应用@@中@@@@，即@@在@@@@图@@@@腾柱@@@@@@PFC级@@中@@@@。长@@久以@@来@@，该@@电路都是@@交流@@线路整流与@@功率@@因数校正结合@@后的@@潜在@@高@@效解决方案@@，但是@@@@大功率@@和@@硅@@@@@@MOSFET技术@@下@@的@@硬@@开关@@@@才是@@不可接受的@@动态损耗@@的@@产生原因@@。SiC FET可解决这个@@问题@@，且@@UnitedSiC提供@@的@@@@3.6kW演示工具表@@明在@@@@230V交流@@电下@@会达到@@@@@@99.3%的@@效率峰值@@，这使得@@@@80+钛@@金@@系统效率额定值@@更容易实现@@@@（图@@3）。在@@电路的@@@@“快速@@”支路的@@两个@@18欧@@SiC FET的@@任何一个中@@@@，都只有@@@@8W损耗@@，而@@硅@@@@MOSFET用作@@“慢@@”支路中@@的@@@@同步交流@@线路整流器@@@@。它们可以@@被硅@@二极管@@取代@@@@，让解决方案的@@成本@@更低@@，同时@@@@仍实现@@@@99%以@@上@@@@的@@效率@@。该@@图@@还表@@明了使用@@并联的@@@@60欧@@SiC FET实现@@的@@结果@@，或@@每个快速@@支路开关@@使用@@一个@@18欧@@SiC FET实现@@的@@结果@@。

图@@3：使用@@SiC FET的@@3.6kW TPPFC级@@实现@@的@@效率@@

模拟工具让@@SiC FET选择变得简单@@

UnitedSiC的@@“FET-Jet”计算@@器@@让选择最佳@@SiC FET部件来实现@@最佳性能@@变得简单@@。它是@@免费使用@@的@@在@@线工具@@，允许用户从@@一系列整流器@@@@、逆变器和@@隔离和@@非隔离直流@@转直流@@拓扑@@中@@选择他们计划使用@@的@@设计@@@@。然后用户输入@@运行规格@@，从@@UnitedSiC的@@系列@@SiC FET和@@二极管@@中@@选择器件@@@@。该@@工具可以@@立即@@计算@@效率@@、组件损耗@@以@@及@@导电@@损耗@@占比@@和@@开关@@损耗@@占比@@@@、结温上@@升等@@@@。并联器件@@的@@@@效果@@会得到@@支持@@，还可以@@规定实际散热器@@性能@@@@。

模拟结果和@@实际示例表@@明@@，SiC FET可以@@显著提升功率@@转换@@器@@的@@性能@@@@@@。文章开始处就@@说过@@，成本也是@@一个因素@@，当@@考虑系统效果@@时@@@@，SiC FET也能胜出@@，它的@@较高@@效率和@@较快开关@@速度可以@@降低@@散热和@@磁性@@188足彩外围@@app 的@@体积@@与@@成本@@，从@@而@@降低@@系统平衡和@@拥有@@成本@@。

文章来源@@@@： UnitedSiC

使用@@双栅极@@配置的@@@@ SiC FET 进行电路保护@@@@

judy — Wed, 05 Jan 2022 03:05:28 +0000

近年@@来@@，人们对@@固态断路器@@@@和@@固态功率@@控制器的@@兴趣越来越浓厚@@@@。鉴于@@SiC JFET在@@高@@额定电压@@下@@具有@@低开态电阻而@@且@@@@它在@@需要时@@进行限流的@@能力@@毫不逊色@@，它们一直被视为@@此@@应用@@的@@理想器件@@@@。我们调查了常关型@@@@SiC FET在@@双栅极@@结构@@中@@的@@@@使用@@情况@@，以@@简化大电流@@直流@@断路器@@和@@交流@@断路器@@的@@开发@@。

有@@许多研究对@@固态断路器@@@@的@@优势@@进行了探索@@，它们可以@@大致分为@@混合断路器@@和@@没有@@机械部件的@@完全固态断路器@@@@@@。本文重点介绍固态断路器@@@@@@。表@@1展现了在@@与@@现有@@机电断路器@@和@@继电器比@@较@@时@@@@，固态断路器@@@@的@@优势@@和@@劣势概览@@。固态断路器@@@@的@@已知重要优势@@是@@能够在@@@@1纳秒@@/微秒内中@@断电流@@@@，而@@机电断路器@@需要的@@时@@间为@@毫秒级@@@@。在@@中@@断内阻抗非常低的@@电力来源@@时@@@@，例如@@@@电动车@@电池@@@@@@，这一优势@@会变得越来越宝贵@@。它还可以@@用于中@@断直流@@电@@路@@，而@@无需周全的@@电弧防止措施@@。没有@@移动部件和@@接触降级@@的@@特点使其@@能在@@进行现场更换前执行更多周期的@@故障防护@@。然而@@@@，固态断路器@@@@的@@电阻@@比@@机械接触高@@@@，从@@而@@使其@@成本与@@电流@@比@@要高@@得多@@。对@@于@@基本单极器件@@@@，由@@于@@半导体@@的@@额定电压@@变高@@@@，在@@相@@同面积@@的@@所用材料@@下@@@@，电阻会随着@@@@V2或@@V2.5一起增加@@@@。由@@于@@断路器@@电压@@级@@的@@升高@@@@，这会直接影响成本@@。

表@@1：固态断路器@@@@与@@机电断路器@@的@@特征@@@@比@@较@@@@

为@@什么@@用@@SiC进行电路保护@@@@

固态保护电路的@@主要功能是@@在@@@@开态下@@@@以@@尽可能小@@的@@电阻@@损耗@@传导电@@流@@@@，并能够在@@系统控制器建议中@@断电流@@时@@中@@断电流@@@@。在@@不到@@@@600 V的@@低压@@下@@@@，硅@@MOSFET的@@电阻@@低@@，是@@打造断路器@@@@、继电器和@@电子保险丝的@@成本@@经济的@@选择@@，而@@且@@@@已经应用@@于@@48V电池@@系统@@。一旦所需的@@电压@@@@超过@@600 V，即@@使超结@@@@（SJ）MOSFET等@@先进的@@硅@@技术@@的@@@@电阻@@也会过高@@@@。IGBT虽然@@能够提供@@非常低的@@微分阻抗@@，但是@@@@在@@其@@导电@@特征@@中@@有@@拐点@@，从@@而@@使导电@@过程中@@的@@@@功率@@损耗@@过高@@@@，这反过来导致需要去除更多热量@@。在@@电压@@超过@@3000 V时@@，则使用@@@@IGCT实施@@断路器@@@@。

图@@1显示的@@是@@硅@@@@SJ MOSFET、GaN FET、SiC MOSFET和@@基于@@@@SiC-JFET的@@SiC FET的@@具体导通电阻@@@@。应该@@很明显的@@一个事实是@@@@，在@@从@@@@600至@@2000 V的@@大电压@@范围内@@@@，SiC FET能在@@单位面积@@内实现@@极低的@@@@电阻@@@@。这允许人们开发出导电@@损耗@@极低@@、极为@@小@@巧和@@经济高@@效的@@固态断路器@@@@@@。在@@散热受限的@@应用@@中@@@@，它们会非常有@@用@@。所有@@@@SiC器件@@也都能够承受很高@@的@@瞬时@@升温@@（例如@@@@在@@短路事件中@@@@），这一特点在@@处理四倍@@于硅@@器件@@的@@@@单位面积@@能量时@@十分有@@用@@@@。这是@@因为@@@@宽@@带隙@@会导致需要高@@得多的@@温度才能通过@@热量生产足够的@@载波子@@，从@@而@@降低@@开关@@的@@电压@@@@闭锁能力@@。4H-SiC的@@导热系数比@@@@GaN或@@基于@@@@Si的@@器件@@@@高@@三倍@@@@，允许高@@效散热@@，从@@而@@允许在@@更高@@的@@电流@@密度下@@运行@@@@。

图@@1：比@@较@@多种半导体@@的@@具体导通电阻@@@@与@@电压@@@@

基于@@SiC的@@电路保护@@的@@主要应用@@@@

鉴于@@固态电路保护@@的@@成本@@普遍较高@@@@，它很可能用于速度@@、可控性@@、可靠性和@@重量轻这几个特征@@比@@成本溢价要重要的@@情况@@。这是@@典型@@的@@新技术@@@@，而@@且@@@@由@@于@@@@总是@@会随着@@技术@@@@（尤其@@是@@@@SiC）的@@成熟和@@扩展出现的@@成本@@降低@@@@，它的@@应用@@领域会更广@@。

鉴于@@直流@@电@@力来源@@@@（太阳能@@、电动车电池@@@@、能量存储等@@@@）和@@直流@@负载的@@迅速增长@@@@，直流@@断路器@@领域正在@@考察需要使用@@@@750 V – 1200 V FET的@@基于@@@@SiC的@@断路器@@@@。在@@电动车@@、船@@、飞机应用@@中@@@@，需要非常低的@@导电@@损耗@@@@，且@@电弧闪光带来了安全隐患@@，因此@@固态断路器@@@@是@@一个好@@解决方案@@。固态解决方案的@@能力@@是@@快速@@中@@断短路事件@@，不让电流@@上@@升到@@@@5 kA或@@10 kA以@@上@@@@，这一能力十分宝贵@@。在@@保护层级@@中@@@@@@，可以@@在@@@@主断路器@@和@@下@@游断路器@@之间实现@@更快的@@协调@@。

大功率@@交流@@断路器@@也能从@@固态解决方案的@@使用@@中@@获益@@，这主要是@@因为@@@@现在@@@@可以@@使用@@@@与@@机械接触相@@媲美@@的@@@@1200 V SiC FET来实现@@导通电阻@@@@，且@@整体解决方案可以@@大幅简化现场维护@@。固态开关@@直接带来的@@@@快速@@电流@@中@@断和@@浪涌电流@@限制能改进功能@@，从@@而@@带来更多价值@@。

家居空间中@@的@@@@交流@@断路器@@可以@@利用@@@@SiC器件@@无与@@伦比@@的@@低导电@@损耗@@@@，以@@便在@@除了传统负载外的@@使用@@太阳能@@电池@@板@@、能量存储和@@电动车的@@新兴环境中@@实现@@智能解决方案来管理能量@@。尽量降低@@生成的@@热量可实现@@具有@@成本效益的@@断路器@@@@面板@@，而@@不需要任何风扇来冷却@@。

除了固态断路器@@@@外@@，这些器件@@还用于构造固态功率@@控制器@@，它可在@@船@@和@@飞机上@@的@@@@多个发电来源@@与@@负载之间调节受管理的@@功率@@流@@。像故障电流@@一样@@，浪涌电流@@也能得到@@有@@效@@控控制@@。

固态断路器@@@@在@@铁路牵引中@@也能发挥作用@@，能促进更好@@地管理接触网@@与@@系统功率@@电子器件@@之间的@@@@更快的@@故障响应@@。这可以@@帮助降低@@下@@游功率@@电子器件@@的@@@@体积@@@@、重量和@@成本@@。系统可靠性和@@寿命也能受益@@。

在@@一系列新兴应用@@中@@@@，SiC JFET被用作@@双向限流开关@@@@、自供电断路器@@和@@超共源共栅@@高@@压断路器@@@@。

在@@功能安全方面@@，对@@于@@即@@使失去栅极功率@@@@，晶体管保持开态也有@@好@@处的@@应用@@@@，常开型@@@@SiC JFET是@@十分有@@用@@的@@器件@@@@@@。可考虑在@@高@@压侧使用@@常关型@@器件@@而@@在@@低压@@侧使用@@常开型@@@@@@JFET的@@全桥@@整流器@@@@。此桥仍然存在@@@@，作为@@@@到@@输入@@侧的@@常关器件@@@@，但是@@@@由@@于@@低压@@侧@@JFET可以@@在@@@@两个都打开@@时@@让输出短接@@，它们可以@@在@@@@失去控制力时@@作为@@@@分流器@@。此种方法可以@@改进电动机逆变器的@@设计@@@@，在@@该@@应用@@中@@简单地使用@@常开器件@@作为@@@@低压@@侧@@FET可以@@简化功能安全性的@@管理@@。

在@@上@@述所有@@@@领域@@，固态解决方案监视其@@运行状况的@@能力@@以@@及@@允许轻松按计划维护而@@不是@@@@在@@故障后再维修的@@能力@@都是@@显著优势@@@@，而@@事实表@@明@@双栅极@@@@SiC FET提供@@了这方面的@@最佳选项@@@@。

JFET、SiC FET和@@双栅极@@@@SiC FET结构@@

图@@2比@@较@@了@@SiC MOSFET和@@SiC JFET的@@基本结构@@@@。图@@1中@@表@@明了@@SiC JFET具有@@较低的@@@@单位面积@@导通电阻@@@@@@，这要归功于无低迁移沟道和@@无需保护栅氧化层@@免受强磁场影响@@，强磁场需要附加屏蔽@@，而@@这会增加@@导通电阻@@@@。然而@@@@，JFET是@@常开型@@@@器件@@@@，而@@为@@了打造常关型@@器件@@@@，可以@@将@@低压@@硅@@@@MOSFET与@@SiC JFET以@@共源共栅@@结构@@@@串联@@，如@@图@@@@2所示@@，这可使@@RDS(on)增加@@5 – 15%。这个@@串联连接@@的@@器件@@@@可以@@配置为@@基本共源共栅@@结构@@@@@@，也就@@是@@@@SiC FET，也可以@@配置为@@双栅极@@器件@@@@，让低压@@@@MOSFET和@@SiC JFET的@@栅极@@都可以@@从@@外部接触到@@@@。

图@@2：JFET中@@的@@@@低沟道电阻导致的@@@@SiC MOSFET和@@SiC FET的@@电阻@@差异@@

图@@3：基于@@SiC JFET的@@器件@@@@的@@结构@@@@

在@@图@@@@3中@@，左@@侧的@@图@@显示的@@是@@与@@传统@@MOSFET一样采用@@@@TO-247封装@@的@@@@SiC JFET。中@@间的@@图@@显示的@@是@@如@@何在@@高@@压@@SiC JFET晶粒的@@源极@@垫上@@堆叠低压@@@@MOSFET以@@形成@@SiC FET共源共栅@@结构@@@@。在@@封装@@内@@，SiC JFET的@@栅极@@连接@@到@@低压@@@@MOSFET的@@源极@@，构成了完整的@@共源共栅@@连接@@@@。该@@器件@@可以@@像常关型@@@@MOSFET一样使用@@@@。右@@侧的@@图@@显示的@@是@@如@@何在@@相@@同的@@@@TO-247-4L封装@@中@@@@让@@MOSFET栅极和@@@@JFET栅极外露@@，便于用户控制@@。这被称为@@双栅极@@@@FET（DG FET）。在@@图@@@@内示例中@@@@，1200 V JFET在@@VGS = 2 V时@@的@@电阻@@为@@@@@@7 mΩ，在@@VGS = 0 V时@@的@@电阻@@为@@@@@@8 mΩ。SiC FET中@@，在@@开态下@@@@，该@@JFET运行时@@的@@@@VGS接近@@0 V。器件@@电阻为@@@@9 mΩ，其@@中@@@@1 mΩ是@@由@@低压@@@@MOSFET带来的@@@@。在@@右@@侧的@@双栅极@@器件@@中@@@@，在@@开态下@@@@，MOSFET打开@@，而@@且@@@@由@@于@@@@JFET可以@@在@@@@栅极电压@@为@@@@2至@@2.5 V时@@运行@@，其@@电阻会降至@@@@7 mΩ，而@@复合器件@@的@@@@电阻@@降至@@@@8 mΩ。这一开态行为@@如@@图@@@@@@4所示@@。

图@@4：VGS = 2 V与@@VGS = 0 V相@@比@@@@电阻较低@@，可用于@@1200 V双栅极@@FET

图@@5以@@温度函数的@@形式显示了@@@@1 mA下@@JFET的@@VGS的@@行为@@@@，相@@当@@于感知了栅源@@SiC PN结的@@膝点电压@@@@。在@@器件@@打开@@时@@@@，栅极驱动电路可以@@感知该@@电压@@@@，进而@@直接决定@@@@TJ。这种感知的@@@@TJ方法远比@@感知@@VDS(on) = (ID ∙ RDS(on))要准确@@。各个器件@@的@@@@小@@电流@@膝点电压@@差异不大@@，因为@@@@它不受许多会导致@@RDS(on)变化的@@过程因素的@@影响@@。在@@将@@温度感知二极管@@集成到@@@@SiC芯片时@@@@，它的@@速度和@@准确性也都很出色@@。最后@@，在@@功率@@模块中@@使用@@@@NTC感知温度和@@@@/或@@感知控制集成电路的@@@@TJ无法与@@这种@@JFET VGS感知方法能实现@@的@@必要响应速度和@@准确性相@@比@@@@@@。

图@@5：使用@@SiCJFET的@@开态@@VGS监视其@@结温@@

在@@已知运行条件下@@的@@@@JFET TJ变化可以@@与@@检查正常运行条件下@@器件@@老化的@@基准进行对@@比@@@@。TJ过高@@可能标志着使用@@寿命即@@将@@终止@@，让您可以@@在@@@@发生严重故障前更换@@。因为@@@@TJ响应速度达到@@@@微秒级@@@@，十分准确@@，所以@@@@还可以@@在@@@@瞬时@@事件中@@监视芯片升温@@，从@@而@@在@@开关@@@@损坏前关闭@@，例如@@@@在@@断路器@@激活时@@@@。

在@@简单的@@@@@@4端子@@DG FET中@@，低压@@FET中@@的@@@@开态@@压降会影响外部测量的@@@@VGS，因此@@必须进行校正才能得到@@结温@@。在@@引脚数较大的@@封装@@中@@@@@@，可以@@直接使用@@@@JFET源极电势来提高@@提取的@@@@TJ的@@准确性@@。也可以@@将@@@@DG FET作为@@@@两个分立@@器件@@@@，并带一个@@RDS(on)超低的@@逻辑电平@@@@SMT分立@@FET，而@@这可让您直接接触@@JFET栅极和@@@@源极@@。

图@@6：固态断路器@@@@（功率@@188足彩外围@@app ）的@@电路结构@@@@@@

固态断路器@@@@

固态断路器@@@@常用的@@电路实施@@如@@图@@@@@@6所示@@。两个开关@@以@@共源极结构@@连接@@@@，提供@@双向电压@@闭锁和@@电流@@@@。跨单个@@@@FET或@@一对@@@@FET使用@@RC缓冲电路@@（Rs，Cs）。瞬时@@电压@@抑制器件@@@@（MOV，TVS）跨晶体管放置@@，用来吸收@@线路和@@负载电感在@@切断电流@@时@@产生的@@电感能量@@。这种电路结构@@@@可以@@用于许多应用@@@@。例如@@@@，在@@电动出行应用@@中@@@@，可使用@@此电路代@@替直流@@隔离开关@@@@。因为@@@@所有@@@@电池@@能量都经过固态开关@@@@，所以@@@@额定值@@为@@@@500 - 1500 A，1200 V的@@断路器@@@@需要不到@@@@1mΩ的@@电阻@@。这需要将@@许多器件@@并联@@@@，而@@使用@@@@RDS(on)超低的@@器件@@@@可简化这一任务@@。

图@@7显示的@@实验装置可用于@@证实并联双栅极@@@@SiC FET和@@中@@断大故障电流@@的@@能力@@@@。三个@@TO247-4L器件@@并联@@，每个都是@@@@9 mΩ，1200 V，整体开关@@电阻为@@@@3 mΩ。

图@@7：固态断路器@@@@测试电路示意图@@@@@@，其@@中@@@@的@@@@@@开关@@由@@三个@@双栅极@@@@SiCFET并联构成@@。SiC肖特基二极管@@@@D1-D4（UJ3D065200K3S）用作@@TVS（而@@不是@@@@MOV），以@@在@@关闭瞬间保护开关@@@@。

左@@-图@@8：1200 V双栅极@@器件@@中@@的@@@@@@RDS(on)与@@温度的@@关系@@

右@@-图@@9：1200 V双栅极@@器件@@中@@的@@@@@@Vth与@@温度的@@关系@@

图@@8表@@明器件@@导通电阻@@具有@@正温度系数@@，确保在@@器件@@打开@@时@@@@可以@@很好@@地分担电流@@@@。这些器件@@与@@标准@@@@MOSFET一同运行@@，如@@在@@@@本测试中@@的@@@@@@-5至@@15 V栅极驱动下@@@@，但是@@@@也可以@@使用@@@@@@0至@@12 V的@@单极栅极驱动@@。在@@每个@@MOSFET和@@JFET栅极处都设有@@一个@@5 Ω电阻以@@协助开关@@期间的@@并联运行@@。这个@@5 Ω JFET RG会让开关@@关闭放缓@@。由@@于@@该@@电阻比@@@@JFET的@@固有@@栅极电阻大很多@@，它可帮助设置共源共栅@@的@@关闭速度@@，让三个@@并联@@器件@@的@@@@开关@@行为@@匹配@@。跨每个器件@@放置一个@@RC缓冲电路@@，因为@@@@这种结构@@可以@@尽量减小@@缓冲电路@@和@@开关@@之间存在@@的@@杂散电感@@。JFET Vth随温度发生的@@轻微变化@@（图@@9）对@@确保在@@开关@@瞬间实现@@出色的@@电流@@分担也十分重要@@。

图@@10表@@明的@@是@@三个@@并联@@@@FET的@@测量得到@@的@@关闭行为@@@@。总线@@电压@@为@@@@400 V，TVS夹钳是@@使用@@@@200 A，650 V SiC肖特基二极管@@@@UJ3D065200K3S创建的@@@@，该@@二极管@@可以@@吸收@@用于刺激线路电感的@@大小@@为@@@@2 µH电感的@@雪崩能量@@。在@@1000 A下@@，该@@能量为@@@@1 J，因此@@可以@@将@@三个@@此类二极管@@并联以@@提供@@足够的@@裕度@@。栅极脉冲@@VGS用于让电流@@在@@@@10 µs内渐变至@@@@1150 A，然后关闭@@。由@@于@@2 µH电感器中@@持续存在@@电流@@@@，器件@@电压@@上@@升的@@速度取决于开关@@速度@@（在@@此情况下@@@@，由@@JFET的@@RG决定@@），并且@@@@要使用@@缓冲电路@@@@。一旦器件@@达到@@@@由@@@@TVS二极管@@击穿@@决定@@的@@钳位电压@@@@，电流@@就@@会传输至@@@@TVS二极管@@。如@@果@@采用@@这种布置@@，三个@@TO-247器件@@可以@@平稳关闭@@1150 A电流@@，如@@图@@@@10所示@@。请注@@意@@，SiC FET中@@的@@@@电流@@会在@@不到@@@@@@500 ns的@@时@@间内中@@断@@，然后传输至@@雪崩的@@@@TVS阵列@@。电流@@返回@@至@@零的@@@@5 µs持续时@@间是@@由@@峰值电流@@决定@@的@@@@，而@@下@@降的@@斜率则由@@@@BV(TVS)/L1决定@@。VDS波形中@@的@@@@短暂电压@@峰值是@@开关@@关闭时@@相@@对@@较快的@@@@di/dt以@@及@@器件@@和@@@@TVS二极管@@之间的@@@@杂散电感导致的@@@@。这可以@@通过@@降低@@关闭速度和@@@@/或@@调整@@RC缓冲电路@@来进一步缓和@@@@。

图@@10：在@@图@@@@7所示@@的@@测试电路中@@@@，三个@@并联@@1200 V双栅极@@器件@@在@@@@1150 A下@@测量得到@@的@@关闭瞬态波形@@。TVS钳位电压@@约为@@@@@@900 V。

图@@11将@@双栅极@@器件@@适宜性研究扩展到@@了@@SOT-227封装@@中@@@@的@@@@2 mΩ，1200 V模块内@@，该@@模块内@@共有@@@@6个此类器件@@并联@@@@。可以@@使用@@@@一个@@22 Ω电阻降低@@共源共栅@@结构@@@@的@@开关@@速度@@，且@@器件@@配有@@一个@@11 Ω，20 nF的@@缓冲电路@@@@。为@@了方便进行电流@@较大的@@测试@@，线路电感器降低@@至@@@@0.4 µH，并使用@@五个并联的@@@@200 A，650 V二极管@@作为@@@@@@TVS。图@@12显示的@@是@@测试得到@@的@@波形@@，此时@@@@，模块用于中@@断@@1950 A的@@峰值电流@@@@。VDS波形中@@的@@@@电压@@@@峰值可以@@通过@@使用@@@@22 Ω电阻调整@@JFET关闭和@@使用@@较大的@@@@RC缓冲电路@@来消除@@。

图@@11：固态断路器@@@@测试电路示意图@@@@@@，其@@中@@@@的@@@@@@开关@@是@@由@@@@SOT-227封装@@中@@@@的@@@@双栅极@@模块与@@六个并联的@@@@9 mΩ，1200 V器件@@构成的@@@@。它与@@封装@@寄生@@188足彩外围@@app 一起形成了@@2.2 mΩ，1200 V且@@额定值@@大于@@300 A的@@器件@@@@。

商业应用@@@@

当@@然@@，完整的@@固态断路器@@@@实施@@会使用@@两个此类开关@@并让它们以@@共源极结构@@相@@连@@。为@@了应对@@较大的@@电流@@@@，人们正在@@开发使用@@更多并联器件@@的@@@@模块@@。虽然@@在@@这些示例中@@@@，在@@共源共栅@@形式下@@使用@@双栅极@@器件@@是@@由@@标准@@硅@@@@MOSFET/IGBT栅极驱动器来驱动的@@@@，但是@@@@更为@@复杂的@@实施@@可以@@使用@@@@低压@@@@MOSFET作为@@@@启动开关@@直接驱动@@SiC JFET的@@栅极@@。这可以@@支持@@SIC JFET实现@@极低的@@@@导电@@损耗@@@@，还可以@@支持结温感知能力@@。堆叠在@@@@JFET上@@的@@@@电流@@感知低压@@@@MOSFET可以@@消除对@@昂贵的@@外部电流@@感知方式的@@需求@@。

SiC晶体管可以@@处理大量雪崩能量@@，最高@@可达给@@定面积@@的@@硅@@的@@@@4倍@@。然而@@@@，随着@@线路电感和@@电流@@增加@@@@，吸收@@SiC器件@@中@@的@@@@所有@@@@雪崩应力变得无法实现@@@@，从@@而@@导致需要使用@@并联@@MOV器件@@。因此@@，固态断路器@@@@解决方案的@@成本@@将@@取决于@@SiC开关@@和@@所用@@MOV的@@成本@@。MOV的@@钳制特性使其@@电阻要高@@得多@@，因此@@峰值电压@@会比@@在@@这些演示中@@使用@@@@SiC TVS二极管@@时@@要高@@得多@@。MOV的@@大小@@经过调整可让峰值电压@@低于@@SiC器件@@的@@@@额定击穿@@电压@@@@，如@@果@@SiC组件的@@额定电压@@降低@@@@，则此@@MOV必须更大@@。在@@本文的@@示例中@@@@，总线@@电压@@位于@@400 – 600 V范围内@@，MOV让峰值电压@@保持在@@@@1200 V 以@@下@@以@@应对@@最糟糕的@@关闭电流@@@@，从@@而@@允许使用@@@@1200 V的@@SiC器件@@。理论上@@@@，可以@@将@@峰值电压@@控制在@@@@1500 – 1700 V的@@成本@@较低的@@@@@@MOV可能要求使用@@@@1700 V器件@@，而@@这会让@@SiC解决方案的@@成本@@提高@@接近@@一倍@@@@。换言之@@，SiC的@@成本@@和@@@@MOV的@@成本@@与@@体积之间存在@@此消彼长@@的@@情况@@，这种逐渐变化伴随着@@断路器@@必须承受的@@最糟糕的@@能量@@。在@@某些应用@@中@@@@，最终的@@体积@@和@@重量方面的@@考虑会限制断路器@@的@@大小@@@@，导致需要额定电压@@高@@且@@更昂贵的@@@@SiC断路器@@。

图@@12：在@@图@@@@11所示@@的@@测试电路中@@@@，1200 V双栅极@@模块在@@@@1950 A下@@测得的@@关闭瞬态波形@@。TVS夹钳电压@@约为@@@@@@900 V。

随着@@SiC器件@@采用@@量的@@提高@@@@，它的@@成本@@在@@迅速降低@@@@，市场预测@@SiC器件@@的@@@@情况时@@大部分目光都集中@@在@@电动车@@细分市场的@@可能增长@@上@@@@。预计未来几年@@内@@，产量驱动的@@效率会将@@@@SiC晶圆的@@成本@@降低@@一半@@。预测中@@的@@@@@@SiC JFET技术@@的@@@@提升将@@会稳步降低@@@@RDSA，还将@@与@@产量带来的@@@@效率一起将@@成本降到@@新低@@。图@@13中@@显示了@@这些因素以@@及@@预测的@@@@@@SiC收入增长@@@@（来源@@：IHS Markit）。当@@前的@@大部分预测没有@@计入大规模采用@@固态断路器@@@@会带来的@@@@影响@@，这大概是@@由@@于@@固态断路器@@@@与@@机电断路器@@的@@成本@@差异造成的@@@@。如@@果@@确实所有@@@@电池@@电量都要经过固态断路器@@@@@@，则仅@@电动车中@@采用@@的@@固态断路器@@@@就@@会让预测的@@@@市场规模翻倍@@@@。如@@果@@将@@这种逻辑推广到@@第@@三节中@@讨论的@@其@@他应用@@领域@@，则即@@使生产和@@使用@@的@@直流@@电@@中@@只有@@一小@@部分经过固态断路器@@@@和@@控制器@@，市场潜力也会是@@图@@@@13预想中@@的@@@@几倍@@@@。

图@@13：预测的@@@@SiC收入增长@@@@，SiC晶圆成本的@@演变和@@技术@@进步@@（RDSA降低@@）。固态断路器@@@@可能会在@@二十一世纪@@二十年@@代@@的@@后五年@@内让@@SiC市场翻倍@@@@。

结论@@

使用@@600 – 1200 V级@@半导体@@的@@固态断路器@@@@可能正在@@接近@@其@@采用@@量的@@引爆点@@。鉴于@@SiC器件@@可以@@提供@@的@@@@低@@RDSA，它们格外适合这个@@电压@@级@@@@，且@@事实表@@明@@@@，基于@@SiC JFET的@@解决方案在@@这方面表@@现出色@@。电动车和@@其@@他应用@@领域的@@@@SiC整体市场的@@增长@@正在@@形成一个良性循环@@，促使成本降低@@@@。技术@@进步正在@@迅速降低@@@@SiC FET的@@RDSA，而@@且@@@@这种趋势还会在@@未来几年@@内继续发展@@，使得@@RDSA再降低@@二分之一到@@三分之二@@。这些不断自我强化的@@趋势将@@推动固态断路器@@@@的@@成本@@效益的@@提高@@以@@及@@后续采用@@@@。对@@断路器@@的@@所有@@@@系统级@@优势@@的@@了解和@@探索固态@@、这些器件@@提供@@的@@@@有@@助于监视降级@@情况的@@度量方法的@@能力@@@@，以@@及@@工业@@4.0现在@@@@显现出来的@@趋势都表@@明@@，固态电路保护@@领域即@@将@@发生重大变革@@。

本文转载自@@： UnitedSiC