电子创新@@188足彩外围@@app 网@@ - TOLL封装@@ - 188足彩网

通过@@碳化硅@@@@ TOLL 封装@@开拓人工智能@@计算@@的@@前沿@@

judy — Mon, 20 Nov 2023 02:25:51 +0000

Wolfspeed 采用@@ TOLL 封装@@的@@@@碳化硅@@@@ MOSFET 产品组合丰富@@，提供优异的@@散热@@，极大简化了热管理@@。

近些年来@@，人工智能@@（AI）的@@蓬勃发展推动了芯片组技术的@@新进步@@。与@@传统@@ CPU 相比@@，现在@@@@的@@芯片组功能更强大@@，运行更高效@@，但功率@@消耗也更高@@。功率@@消耗的@@急剧攀升为@@系统设计人员带来了难题@@，他们正在@@努力设计既能在@@更小@@的@@空间内提供更大功率@@@@，又能保证效率和@@可靠性的@@电源@@@@。

Wolfspeed 的@@新型@@@@ C3M0025065L 25 mΩ 碳化硅@@ MOSFET（图@@ 1）为@@现代服务器电源@@面临的@@功率@@消耗难题提供了理想的@@解决方案@@。

图@@ 1：C3M0025065L 的@@封装@@背面有一块很大的@@金属片@@，并设计有单独的@@驱动器源极引脚@@（来源@@：Wolfspeed）。

C3M0025065L 采用@@符合@@ JEDEC 标准@@的@@@@ TO 无引线@@@@（TOLL）封装@@，与@@采用@@诸如@@@@ D2PAK 等封装@@的@@@@同类表@@面贴装器件@@@@（SMD）相比@@，其@@尺寸@@小@@@@ 25%，高度低@@ 50%。更小@@的@@尺寸@@可以使热阻@@最多降低@@ 20%，从而为@@整个系统带来成本@@、空间和@@重量优势@@。此外@@，TOLL 封装@@的@@@@电感比诸如@@@@ D2PAK 等其@@他@@ SMD 更低@@，如@@图@@@@ 2 所示@@，该封装@@的@@@@背面有一块更大的@@金属片@@，因此@@焊接到@@@@ PCB 上@@可以更好@@地散热@@。

图@@ 2：TOLL 与@@ D2PAK 的@@金属片面积尺寸@@对比@@（来源@@：Wolfspeed）。

表@@ 1 展示了人工智能@@芯片组如@@何会产生数百瓦的@@功率@@消耗@@，以及如@@何将@@功率@@提供要求提高到@@超过@@ 3.5 kW。此外@@，这些电源@@需要符合@@ Titanium 80+ 标准@@，该标准@@要求电源@@使用@@的@@输入不论是@@@@ 230 VAC 还是@@@@ 115 VAC，在@@负载为@@@@ 50% 和@@ 100% 时的@@最低效率分别应达到@@@@ 92% 和@@ 90%。

使用@@ C3M0025065L，设计人员可以运用图@@腾柱@@ PFC 实现@@ 0.95 的@@最低功率@@因数@@，并符合@@ Titanium 80+ 标准@@。该拓扑结构@@在@@推挽配置中@@使用@@两个开关@@，凭借零反向恢复电流@@、低封装@@电感以及更宽的@@输入电压范围能提供高效率和@@低@@ EMI。

表@@ 1：顶尖人工智能@@@@ GPU 的@@功率@@消耗不断攀升@@。

Wolfspeed 采用@@ TOLL 封装@@的@@@@碳化硅@@@@ MOSFET 产品组合丰富@@，能提供优异的@@散热@@@@，极大简化了热管理@@，即@@便在@@严苛的@@条件下也是@@如@@此@@。节省空间的@@@@ TOLL 封装@@可实现@@更为@@紧凑和@@精简的@@设计@@，是@@ Wolfspeed 继续突破碳化硅@@器件@@现场工作超@@ 10 万亿小@@时@@（并在@@不断增加@@）记录的@@最新器件@@之一@@。

您可在@@@@ Wolfspeed.com 上@@或通过@@您当@@地的@@授权经销商获取新型@@@@ C3M0025065L 的@@样品@@。如@@需了解@@ Wolfspeed 如@@何与@@遍布全球的@@电源@@设计人员开展合作的@@更多信息@@，敬请访问@@@@@@ https://www.wolfspeed.com/applications/power/industrial/server-power-sup...。

英文原文@@，敬请访问@@@@@@：
https://www.powerelectronicsnews.com/enabling-the-ai-computing-frontier-...

关于@@ Wolfspeed, Inc.
Wolfspeed（美国纽约证券交易所上@@市代码@@: WOLF）引领碳化硅@@@@（SiC）技术在@@全球市场的@@采用@@@@。我们为@@高效能源节约和@@可持续未来提供业界领先的@@解决方案@@。Wolfspeed 产品家族包括@@了@@ SiC 材料@@、功率@@器件@@@@，针对电动汽车@@@@@@、快速充电@@、可再生能源和@@储能等多种应用@@@@。我们通过@@勤勉工作@@、合作以及对于创新的@@热情@@，开启更多可能@@。了解更多详情@@，敬请访问@@@@@@ www.wolfspeed.com。

如@@何在@@有限空间里实现@@高性能@@@@？结合最低特定@@RDS(On)与@@表@@面贴装技术是@@个好@@方法@@！

judy — Fri, 25 Aug 2023 03:29:59 +0000

作者@@：Pete Losee，来源@@：Qorvo半导体@@

SiC FET在@@共源共栅@@结构@@@@中@@结合硅基@@@@MOSFET和@@SiC JFET，带来最新宽带隙@@半导体@@技术的@@性能@@优势@@，以及成熟硅基@@功率@@器件@@@@的@@易用性@@。SiC FET现可采用@@表@@面贴装@@TOLL封装@@，由此@@增加了自动装配的@@便利性@@，同时减少了@@188足彩外围@@app 尺寸@@，并达成出色的@@热特性@@，在@@功率@@转换应用@@中@@实现@@了功率@@密度最大化和@@系统成本最小@@化@@。

宽带隙@@（WBG）半导体@@开关@@，如@@碳化硅@@共源共栅@@结构@@@@@@FET（以下简称@@“SiC FET”）和@@SiC MOSFET的@@性能@@与@@其@@封装@@密切相关@@。在@@纯技术层面@@，纳秒级的@@开关速度和@@较低的@@比导通电阻带来非常低的@@损耗@@；在@@相同的@@芯片尺寸@@下@@，可以处理比硅基@@材料@@高得多的@@电流水平@@。然而@@，对外界的@@热阻@@@@实际上@@限制了实际功率@@转换电路中@@的@@结温@@，而且任何引线@@电感都会影响可达到@@的@@开关速度@@，因此@@器件@@制造商提供了不同的@@封装@@技术@@@@，以根据应用@@要求获得最佳性能@@@@。

图@@1：Qorvo SiC FET——硅基@@MOSFET和@@SiC JFET的@@“共源共栅@@”结构@@。

不同的@@封装@@适合不同的@@应用@@@@

为@@什么@@SiC FET的@@最佳封装@@取方式决于具体应用@@@@？带有大@@tab接点的@@传统通孔引线@@封装@@@@（如@@TO-247样式@@）可能极具吸引力@@；其@@允许在@@使用@@硅基@@@@MOSFET甚至@@IGBT的@@现有设计中@@向后兼容@@。事实上@@@@，SiC共源共栅@@结构@@@@FET的@@一个重要优势是@@它与@@旧技术的@@引脚兼容和@@栅极驱动相似性@@，这使得仅需对电路@@188足彩外围@@app 进行微小@@改动便能轻松升级@@，从而显著提升效率或功率@@等级@@。

TO-247器件@@的@@大焊盘面积也非常适合直接连接至散热器@@@@，以获得数十瓦的@@耗散和@@较低的@@结温上@@升幅度@@。然而@@，这种封装@@的@@@@缺点为@@体积大@@、由机械装配导致的@@较高人工成本@@，以及引线@@电感和@@电阻@@。因此@@，特别在@@高功率@@密度设计中@@@@，通常倾向于采用@@表@@面贴装技术@@（SMT）封装@@；它可以自动放置元器件@@并采用@@回流焊接@@，与@@PCB连接处的@@电阻及电感也实现@@最小@@化@@，接近于零@@。然而@@，此种方式可能会导致较低的@@排热效率@@；其@@散热路径通常通过@@电气终端进入@@PCB。这可能会限制大功率@@应用@@的@@运行@@，而这也正是@@@@WBG器件@@的@@优势所在@@@@。

基于@@封装@@方式的@@局限进行价值评估@@

PCB走线和@@封装@@引线@@的@@电感及杂散电容@@，会由于@@WBG器件@@的@@快速电压和@@电流边缘速率而产生瞬态电压和@@电流@@；例如@@@@，SiC具备超过@@100 kV/µs和@@1000 A/µs（图@@2）的@@能力@@，这有助于实现@@低开关损耗@@，特别是@@在@@@@“硬开关@@”功率@@转换拓扑结构@@中@@@@。

然而@@，依据我们十分熟悉的@@公式@@：V = -L di/dt，仅仅@@10nH或大约@@10mm的@@引线@@长度就会由于@@这个电流边缘速率而产生@@10V的@@尖峰@@。如@@果该引线@@为@@源极连接@@，且与@@栅极驱动回路共用@@，则会向栅极电路导入@@10V的@@电压@@，从而影响栅极去偏和@@抗噪能力@@，造成更高的@@功率@@损耗@@。同样@@，仅仅@@10pF的@@杂散电容与@@@@100 kV/µs的@@边缘速率@@，会根据@@I = C dV/dt的@@公式产生@@1安培位移电流@@；其@@不确定的@@回流路径还可能包括@@敏感信号连接@@。电容还会与@@杂散电感一并引发@@，可能造成电路不稳定和@@产生不良的@@@@EMI特征@@。

图@@2：采用@@Qorvo SiC FET所产生的@@电路边缘速率示例@@

当@@然@@，这些影响可以得到@@缓解@@；例如@@@@，通过@@使用@@开尔文连接到@@栅极驱动回路的@@源头@@、采用@@负关态电压@@，和@@通过@@细致的@@布局实践将@@电容与@@电感降至最低@@[1]。然而@@，残余的@@杂散值对于@@TO-247等引线@@封装@@来说仍然是@@个问题@@，因此@@通常会通过@@定制栅极驱动或使用@@阻尼器来有意减缓边缘速率@@，但代价是@@更高的@@开关损耗@@。

无引线@@@@封装@@@@，如@@PDFN型@@（无引线@@@@功率@@双平面@@），在@@很大程度上@@解决了杂散电感的@@问题@@；一些@@WBG器件@@制造商提供了这种封装@@@@，并强调其@@较小@@的@@尺寸@@和@@较低的@@轮廓@@/厚度@@，以适合高密度设计@@。与@@TO-247引线@@器件@@相比@@@@，由于热扩散不足@@，PDFN封装@@的@@@@结点到@@外壳的@@热阻@@@@@@（Rθ(J-C)）要差@@10倍@@以上@@@@，由此@@限制了其@@在@@高功率@@下的@@应用@@@@。此外@@，由于器件@@和@@@@PCB间没有引线@@连接@@，无法吸收热膨胀不匹配产生的@@应力@@，热机械性能@@也会受到@@影响@@。

作为@@一种替代方案@@，D2PAK封装@@有时可用于@@WBG器件@@，并提供针对高电流的@@@@7引线@@版本@@@@，还可选择用于源的@@开尔文连接@@。然而@@，这种表@@面贴装封装@@仍存在@@@@“引线@@”；由于电阻和@@电感的@@存在@@@@，其@@Rθ(J-C)与@@最佳@@TO-247值相比@@相差@@3倍@@。当@@然@@，它确实在@@漏极与@@其@@它连接之间带来固有的@@宽物理间距优势@@，使其@@能够满足高电压下所推荐的@@爬电与@@间隙距离@@。

TOLL封装@@是@@一个很好@@的@@解决方案@@

如@@图@@@@3所示@@，使用@@TOLL封装@@（无引线@@@@TO，MO-229）可以让@@Rθ(J-C)低至@@0.1℃/W，接近理想状态@@；Qorvo SiC FET系列的@@@@UJ4SC075005L8S器件@@便是@@一个实例@@。这一低值通过@@先进的@@@@cell功能单元设计@@、银烧结裸片连接和@@晶圆减薄实现@@@@。TOLL封装@@的@@@@尺寸@@为@@@@10mm x 11.7mm，相比@@D2PAK小@@30%。漏极和@@其@@它连接间存在@@一个很大的@@空间@@，但由于引线@@比@@D2PAK短得多@@，因此@@寄生电感也低得多@@。此外@@，TOLL的@@高度为@@@@@@2.3mm，为@@D2PAK的@@一半@@，这为@@热机械设计中@@的@@散热器@@提供了额外的@@鳍片高度@@，同时在@@服务器电源@@装置@@（PSU）等空间受限的@@设计中@@保持了相同的@@整体外形尺寸@@@@。与@@相同应用@@中@@的@@@@D2PAK解决方案相比@@@@，这有可能进一步降低器件@@结温@@。因此@@，TOLL封装@@解决方案的@@热阻@@@@可能优于@@D2PAK，特别是@@在@@@@焊盘提供更大的@@裸片尺寸@@时@@。

图@@3：现可用于@@SiC FET的@@TOLL封装@@

在@@TOLL封装@@中@@@@，所有热传导均通过@@源极引脚和@@漏极焊盘连接实现@@@@；可以将@@之重新焊接至安装于@@PCB的@@铜焊盘上@@@@，以传导热量@@。当@@然@@，热量仍必须有所去处@@；可以在@@@@PCB的@@背面直接安装一个紧凑的@@可焊接@@SMT散热器@@，通过@@PCB的@@通孔进行热连接@@。由于完全消除了通孔封装@@和@@机械固定散热器@@的@@手动安装工作@@，并且@@FET和@@散热器@@均可以采用@@自动化装配进行安装@@，因此@@这种热机械设计大大节省了装配成本@@。该器件@@还可以被焊接至绝缘金属基板@@（IMS）上@@，以获得最终性能@@@@，并与@@尺寸@@更大的@@机械连接散热器@@集成@@。

参考文献@@1讨论了这类布局@@；文献还指出@@，一个长@@1.6mm、直径@@0.5mm、未填充@@、壁厚@@0.025mm的@@导热孔带来约@@100℃/W的@@热阻@@@@。一个由@@200个此类通孔组成的@@矩阵@@，可以很容易地布置在@@@@TOLL封装@@的@@@@tab接点下@@，并产生一个从漏极焊盘到@@底面铜地的@@大约@@0.5℃/W热阻@@。在@@许多应用@@中@@@@，这将@@提供非常有效的@@热耦合和@@最小@@的@@温差@@。

顶面冷却的@@@@SMT封装@@也在@@市场上@@迅速出现@@，并提供了更佳的@@性能@@@@。然而@@，工程师们需要一些@@时间来克服顶面冷却封装@@的@@@@相关挑战@@；其@@中@@包括@@将@@不同高度的@@多个器件@@装配至同一冷却面@@，同时还要管理整体设计中@@的@@爬电与@@间隙要求@@。

图@@4：在@@同一电压等级下@@，TOLL封装@@的@@@@不同器件@@实现@@的@@导通电阻@@@@

实现@@10倍@@于硅基@@@@MOSFET的@@额定峰值电流@@

在@@TOLL封装@@的@@@@SiC FET中@@，异常低的@@封装@@热阻@@@@，以及由于超低@@5.4毫欧导通电阻和@@高达@@175℃的@@SiC FET结温而产生的@@低功率@@损耗@@，都使得其@@与@@其@@它开关相比@@具有较高的@@峰值电流承受能力并能承受更长的@@时间@@——即@@“I2t”性能@@。在@@功率@@转换电路中@@@@，负载可能会瞬间浪涌或短路@@，这就为@@器件@@在@@给定脉宽下所能承受的@@最大峰值电流提供了宝贵的@@额外安全裕度@@。当@@SiC FET用于固态断路器应用@@时@@，预计会出现高瞬态故障电流@@，因而必须在@@没有压力的@@情况下承受@@。图@@5显示了@@TOLL封装@@的@@@@SiC FET在@@达到@@安全工作极限前@@，承受给定峰值漏极电流的@@时间达到@@硅基@@@@MOSFET的@@10倍@@以上@@@@，由此@@提高了健壮度@@，让故障检测电路获得更长的@@反应时间@@，使其@@对电流尖峰的@@干扰性触发更具免疫力@@。

图@@5：峰值脉冲电流@@（I-t）电流能力比较@@——Qorvo TOLL封装@@的@@@@SiC FET和@@硅基@@@@MOSFET

应用@@

采用@@Qorvo TOLL封装@@的@@@@额定@@750V共源共栅@@结构@@@@SiC FET针对低静态和@@动态损耗进行了优化@@，展示了紧凑表@@面贴装开关的@@可行性@@。由此@@，这些系列器件@@的@@各种额定导通电阻在@@@@5-60毫欧之间@@，适合从几百瓦到@@数千瓦的@@相对高功率@@水平应用@@@@；包括@@AC/DC电源@@、电池充电器@@、电视和@@便携式充电站@@，以及替代能源@@、数据通信和@@一般工业应用@@中@@的@@功率@@转换@@。

在@@电路保护应用@@中@@@@，TOLL封装@@的@@@@SiC FET将@@在@@电动车充电器@@、电池关断电路@@，和@@建筑电气智能面板中@@找到@@用武之地@@——这些电气智能面板正变得更加智能@@，以提供动态负载管理@@。得益于@@Qorvo SiC FET的@@小@@尺寸@@@@/高性能@@指标@@，它们可以被考虑用于空间有限的@@终端应用@@@@。在@@此种情况下@@，与@@使用@@其@@它技术的@@高导通电阻器件@@相比@@@@，其@@需要更少的@@散热装置@@，并产生一个整体系统成本更低@@且功率@@密度更高的@@解决方案@@。当@@需要并联多个替代器件@@以实现@@与@@@@SiC FET相同的@@电气和@@热性能@@时@@，情况更是@@如@@此@@——后者将@@产生额外的@@器件@@成本@@，以及处理和@@安置的@@费用@@。

结论@@

一个宽带隙@@半导体@@功率@@开关的@@优劣取决于其@@封装@@@@。现在@@@@，共源共栅@@结构@@@@SiC FET有了@@TOLL版本@@，可以利用@@其@@低损耗来进一步提升系统功率@@密度@@。

利用@@Qorvo基于@@网@@络的@@@@FET-Jet计算@@器探索其@@技术优势@@，请访问@@@@：https://info.unitedsic.com/fet-jet

参考资料@@
[1]《基于@@SiC FET应用@@的@@实用@@PCB布局考虑@@》，Qorvo

Qorvo发布@@ TOLL 封装@@的@@@@高功率@@@@ 5.4mΩ 750V SiC FETs

judy — Wed, 12 Apr 2023 02:05:09 +0000

全球领先的@@连接和@@电源@@解决方案供应商@@ Qorvo 将@@展示一种全新的@@表@@面贴装@@ TO- 无引线@@@@（TOLL）封装@@技术@@，用于其@@高性能@@@@ 5.4（mΩ）750V SiC FETs。这是@@@@ TOLL 封装@@中@@@@发布@@的@@@@ 750V SiC FETs 产品系列中@@的@@首发产品@@，其@@导通电阻范围从@@ 5.4 mΩ 到@@ 60 mΩ。这些器件@@非常适用于受空间限制的@@应用@@场景@@，如@@从几百瓦到@@千万瓦的@@交流@@ / 直流电源@@以及高达@@ 100A 的@@固态继电器和@@断路器@@。

在@@ 600/750V 功率@@ FETs 类别中@@@@，Qorvo Gen 4 SiC FETs 在@@导通电阻和@@输出电容的@@主要品质方面的@@性能@@堪称无与@@伦比@@。此外@@，在@@ TOLL 封装@@中@@@@，这些器件@@具有@@ 5.4 mΩ 的@@导通电阻@@，比目前市场同类产品中@@最佳的@@@@ Si MOSFETs、SiC MOSFETs 和@@ GaN 晶体管还要低上@@@@ 4-10 倍@@。SiC FETs 的@@ 750V 额定电压也比其@@它的@@一些@@替代技术高@@ 100-150 伏@@，为@@管理电压瞬变提供了显着增强的@@设计余量@@。

Qorvo 电源@@器件@@事业部首席工程师@@ Anup Bhalla 表@@示@@：“在@@ TOLL 封装@@中@@@@推出我们的@@@@ 5.4 mΩ Gen4 SiC FET 旨在@@为@@行业提供最佳性能@@器件@@以及多种器件@@选择@@，为@@此我们已迈出重要的@@一步@@，尤其@@对于从事工业应用@@的@@客户@@，他们需要这种灵活性和@@提升成本效益的@@电源@@设计组合@@。”

TOLL 封装@@的@@@@尺寸@@相比@@@@ D2PAK 表@@面贴装器件@@减少@@ 30％，高度为@@@@ 2.3 毫米@@，相当@@于同类产品的@@一半@@@@。尽管尺寸@@缩小@@@@，但先进的@@制造技术实现@@了从结到@@壳的@@行业领先的@@@@ 0.1°C/W 热阻@@。直流电流额定值为@@@@ 120A，最高可达@@ 144°C，脉冲电流额定值为@@@@ 588A，最高可达@@ 0.5 毫秒@@。结合极低的@@导通电阻@@和@@出色的@@瞬态热行为@@@@，产生了比相同封装@@中@@@@的@@@@ Si MOSFET 好@@ 8 倍@@的@@@@ 'I2t' 评级@@，这将@@有助于提高鲁棒性和@@免疫性@@，同时也简化了设计@@。TOLL 封装@@ 还提供了@@ Kevin 源连接以实现@@可靠的@@高速转换@@。

这些第四代@@ SiC FET 利用@@ Qorvo 独特的@@串联电路结构@@@@，将@@ SiC JFET 与@@ Si MOSFET 共同封装@@@@ 在@@一起@@，实现@@宽禁带开关技术的@@全部效率和@@@@ Sic MOSFET 简化门级驱动@@。

现在@@@@可使用@@@@ Qorvo 免费在@@线工具@@ 计算@@ TOLL 封装@@的@@@@ Gen4 5.4 mΩ SiC FET，该计算@@器可以立即@@评估各种交流@@/直流和@@隔离@@/非隔离的@@@@ DC/DC 转换器拓扑连接的@@效率@@、元器件@@损耗和@@结温上@@升@@。可将@@单个和@@并联的@@器件@@在@@用户指定的@@散热条件下进行对比@@，以获取最佳解决方案@@。

如@@欲了解更多@@ Qorvo 电源@@应用@@的@@先进解决方案@@，请访问@@@@ https://www.qorvo.com/innovation/power-solutions 。

关于@@ Qorvo

Qorvo（纳斯达克代码@@：QRVO）提供各种创新半导体@@解决方案@@，致力于让我们的@@世界更美好@@@@。我们结合产品和@@领先的@@技术优势@@、以系统级专业知识和@@全球性的@@制造规模@@，快速解决客户最复杂的@@技术难题@@。Qorvo 面向全球多个快速增长的@@细分市场提供解决方案@@，包括@@消费电子@@、智能家居@@/物联网@@@@、汽车@@、电动汽车@@@@、电池供电设备@@、网@@络基础设施@@、医疗保健和@@航空航天@@/国防@@。访问@@ www.qorvo.com ，了解我们多元化的@@创新团队如@@何连接地球万物@@，提供无微不至的@@保护和@@源源不断的@@动力@@。