电子创新@@188足彩外围@@app 网@@ - EDA - 188足彩网

一文揭秘@@OPC技术@@在@@光刻@@@@工艺中@@的@@细微探究@@

judy — Thu, 14 Dec 2023 02:37:16 +0000

OPC，英文全称为@@@@Optical Proximity Correction，指的@@是@@光学邻近矫正@@，同时@@也是@@一种光刻@@@@增强技术@@@@，修正图@@形产生的@@畸变@@。OPC主要在@@半导体器件的@@生产过程中@@使用@@，目的@@是@@为@@了@@保证生产过程中@@设计@@的@@图@@形的@@边缘得到完整的@@刻@@蚀@@，基于这样的@@目的@@@@，就@@不得不谈到在@@现代芯片@@制造工艺中@@@@的@@重要环节@@——光刻@@@@。

光刻@@@@是@@芯片@@制造过程中@@最重要的@@一个步骤@@，就@@像是@@用@@“光刀@@”在@@晶圆上@@@@“雕刻@@@@”一样@@。“雕刻@@@@”需要@@“刻@@”出特定的@@图@@案@@。这个图@@案首先要呈现在@@掩模版@@（photomask）上@@。掩膜板就@@像是@@漏字板@@@@，激光照射@@，通过镜头@@，“漏字板@@”上@@的@@图@@案也就@@落到了@@硅片上@@@@。

OPC是@@如何诞生的@@@@

简单来说@@，芯片@@制造需要@@将@@设计@@好的@@电路图@@案通过光刻@@@@机转印到晶圆上@@才能完成@@。而@@当@@我们在@@纸上@@直接画上@@需要@@印出的@@图@@案@@，再将@@图@@案@@印在@@晶圆上@@@@@@，印出来的@@结果@@，并不会直接原样呈现@@，而@@会得到不一样@@的@@图@@案@@。

为@@什么会这样呢@@？这是@@因为@@在@@半导体快速发展的@@过去@@几十年@@里@@，晶体管和@@互联间距变得越来越小@@，光学衍射对图@@形产生的@@影响越来越严重@@。这种效应会导致晶体管成像变得模糊@@，从@@而@@影响芯片@@制造的@@精度和@@质量@@。

因此@@，在@@芯片@@制造的@@流程中@@@@，精细光刻@@@@十分关键@@，像上@@文提及@@的@@光刻@@@@偏差@@，芯片@@制造出来是@@远不会合格的@@@@，为@@了@@解决这个问题@@，OPC就@@“华丽登场@@”了@@！

OPC是@@如何解决问题的@@@@

OPC的@@作用是@@通过预设芯片@@图@@案的@@微小偏差来解决衍射效应导致的@@畸变问题@@。那@@OPC的@@过程就@@好比@@在@@纸上@@画好图@@案@@，但在@@印上@@晶圆前@@，将@@图@@案@@“微调@@”了@@。通过这种@@“微调@@”，芯片@@制造的@@精度和@@质量得以大大提高@@@@，从@@而@@使得芯片@@更加稳定和@@可靠@@。那@@OPC是@@如何解决问题的@@@@呢@@？

如上@@图@@@@，理想的@@图@@案不能直接光刻@@@@完成@@，在@@使用@@OPC技术@@印刻@@后出来的@@效果@@，反而@@得到了@@最初理想的@@结果@@。那@@如何得到计算好的@@图@@案呢@@？

工程师们在@@设计@@@@OPC的@@过程中@@@@，需要@@对光刻@@@@机的@@控制精度@@、光源参数@@、光刻@@@@胶材料等@@多个因素进行模拟和@@优化@@，从@@而@@达到@@最佳的@@修正效果@@。计算光刻@@@@技术@@包括@@对掩膜@@、光源的@@正向或@@反演优化@@，采用计算机软件模拟@@、仿真@@光刻@@@@工艺的@@光化学反应和@@物理过程@@，从@@理论上@@指导光刻@@@@工艺参数的@@优化和@@设计@@版图@@图@@案@@。

芯天成@@光学邻近矫正平台@@EsseOPC

在@@现代芯片@@制造工艺中@@@@，OPC已经成为@@一项不可或@@缺的@@技术@@@@，为@@芯片@@制造提供@@了@@更高的@@精度和@@质量保障@@。国微芯@@OPC工具@@团队自主创新@@，开发出了@@一整套性能卓越的@@@@OPC系统架构@@，并自主拥有独立完整的@@相关知识产权@@，推出芯天成@@光学邻近矫正平台@@@@EsseOPC。

并发布了@@@@3款点工具@@产品@@，分别是@@@@基于规则的@@版图@@修正工具@@@@EsseRBOPC；基于规则的@@辅助图@@形工具@@@@EsseRBAF；以及@@@@最近发布的@@新品@@——基于模型的@@版图@@修正工具@@@@EsseMBOPC，它们都支持制造端@@EDA共用高速数据底座@@，model 参数可定制@@，加快@@model tune 周期@@，保障芯片@@制造的@@高效@@@@、精准与@@可靠性@@。

其@@中@@@@EsseRBOPC可为@@@@各类技术@@节点提供@@稳定@@、准确@@、高效@@的@@工业级@@别全芯片@@版图@@修正方案@@，以应对在@@先进制程的@@半导体工艺中@@所发生光学衍射而@@导致的@@误差@@，大幅提升芯片@@良率@@。EsseRBAF则能够为@@工业级@@芯片@@版图@@开发全面@@、精确的@@亚分辨率辅助图@@形@@，使芯片@@在@@光刻@@@@工艺中@@获得更大的@@工艺窗口@@，得到更稳定的@@晶圆成像@@。EsseMBOPC为@@公司本年@@度@@“芯天成@@”系列发布的@@新品@@，能帮助@@客户高效@@进行基于模型的@@高效@@光学临近效应修正@@、定制化局部热点区域修正@@、全部技术@@节点的@@刻@@蚀效应补偿@@。

在@@芯片@@制程逐渐升级@@的@@今天@@@@，计算光刻@@@@的@@地位将@@不断的@@提升@@，凭借经验@@丰富的@@国微芯@@@@OPC团队的@@专业支持@@，国微芯@@能够为@@客户提供@@量身定制的@@最佳@@OPC解决方案@@，帮助@@客户加速产品开发周期@@@@、提高@@测试效率@@、降低成本@@、保障芯片@@可靠性@@，并缩短产品上@@市时间@@，提升产品的@@市场竞争力@@。国微芯@@始终秉持着@@“助力芯产业@@”的@@使命@@，为@@芯片@@成功流片前的@@@@“最后一公里@@”保驾护航@@。

关于国微芯@@@@

深圳国微芯@@科技有限公司是@@一家具备国际竞争力的@@@@EDA创新企业@@@@，依托自主可控的@@核心技术@@优势@@，建立了@@@@EDA+ IP +设计@@服务@@一体化平台@@，向全球芯片@@厂商提供@@安全@@、高效@@、便捷的@@国产@@EDA工具@@系统@@和@@服务@@@@。公司拥有超@@500人的@@强大研发团队@@，硕博比@@超@@80%，核心成员均有@@20年@@以上@@@@海内外从@@业经历@@。

未来国微芯@@将@@秉持@@“自主研发@@、吸收引进@@、产学研结合@@、投资并购@@”策略来构建数字芯片@@设计@@与@@制造的@@@@“桥梁@@”，深度打造国产数字芯片@@全流程@@ EDA 工具@@系统@@，并实现规模化应用@@@@，支撑集成电路产业的@@持续@@、健康发展@@。

从@@ L1~L5 自动驾驶@@芯片@@发生了@@哪些变化@@？

judy — Wed, 29 Nov 2023 02:57:39 +0000

2018 年@@，汽车行业@@“缺芯@@”潮来得猝不及@@防@@，而@@后波及@@所有电子元器件品类@@，自此汽车电子@@“一芯难求@@”成为@@街头巷尾热议的@@话题@@。今天@@，我们看到经过几年@@的@@上@@游扩产@@，叠加近期汽车终端市场的@@不景气因素@@，缺芯@@现象得到明显缓解@@，仅剩下少部分主控芯片@@依旧维持长交付周期@@的@@状态@@。

汽车电动化@@、智能化下的@@增量市场相当@@可观@@

回顾过去@@@@，真的@@只是@@电子供应链市场周期@@性波动带来的@@@@“缺芯@@”问题吗@@？回答是@@否定的@@@@，究其@@最深层的@@原因@@，还是@@汽车电动化@@@@、智能化趋势下电子电气架构变革带来的@@增量市场上@@升速度太快@@，导致车规级@@芯片@@市场供不应求@@，从@@而@@产生@@“缺芯@@+涨价@@”的@@应激反应@@。

汽车芯片@@主要分为@@功能芯片@@@@、功率器件和@@传感器三大类@@。在@@传统燃油车中@@@@，平均芯片@@搭载@@量约为@@@@ 500-600 颗@@/辆@@，而@@随着前面提到的@@汽车电动化@@@@、智能化的@@演进@@，平均芯片@@搭载@@量已提升至@@@@ 1000 颗@@/辆@@，在@@新能源车中@@更是@@超过了@@@@ 2000 颗@@/辆@@，未来随着电车智能化的@@升级@@@@，还有望提升至@@@@ 3000 颗@@/辆@@，甚至@@更多@@。

商业价值最大化@@，L2/L2+是@@短期内的@@行业共识@@

作为@@@@汽车智能化的@@核心@@，近年@@来自动驾驶@@技术@@的@@发展非常迅速@@。当@@前@@，部分汽车厂商已经推出了@@具备@@ L2 级@@别自动驾驶@@功能的@@车型@@，比@@如@@特斯拉@@ ModelS、广汽新能源@@ AionS、小鹏@@ G3、蔚来@@ ES8、一汽大众探岳@@、长安@@ CS75、WEYVV6、吉利缤瑞等@@@@。

那@@么@@，到底什么是@@@@ L2 级@@别自动驾驶@@呢@@？事实上@@@@，市面上@@有两套自动驾驶@@分级@@标准@@@@，分别是@@@@ 2014 年@@国际汽车工程师学会@@（SAE）首发的@@@@《SAE J3016 推荐实践@@：道路机动车辆@@驾驶自动化系统相关术语的@@分类和@@定义@@》，简称@@《SAE 驾驶自动化分级@@@@》；以及@@@@ 2021 年@@我国国家市场监督管理总局出台的@@@@《汽车驾驶自动化分级@@@@@@》国家标准@@@@（标准@@号@@：GB/T 40429-2021）。两者的@@区别在@@于国家市场监督管理总局@@、国家标准@@@@化管理委员会将@@@@ L1 至@@ L2 级@@别统称为@@辅助驾驶@@，L3 至@@ L5 级@@别统则称为@@自动驾驶@@@@。下面@@，我们以国际标准@@为@@例@@来具体介绍一下@@。

在@@《SAE 驾驶自动化分级@@@@》标准@@中@@@@，自动驾驶@@被分为@@@@ L0 级@@~L5 级@@：

L0 级@@：无自动化@@，纯人工驾驶@@；
L1 级@@：驾驶支持@@，以人工操控为@@主@@，系统提供@@适时辅助@@，常配有制动防抱死系统@@、车身电子稳定系统等@@@@；
L2 级@@：部分自动化@@，虽然自动驾驶@@系统能够完成某些驾驶任务@@，但驾驶者仍需专心于路况@@，当@@系统出现差错时需要@@人为@@进行纠正@@，常配有自适应巡航系统@@、主动车道保持系统@@、自动刹车辅助系统和@@自动泊车系统等@@@@；
L3 级@@：有条件自动化@@，某些特定场景下的@@自动驾驶@@@@，车辆@@自动驾驶@@系统的@@优先级@@高于驾驶员@@，但是@@驾驶员可以通过紧急按钮随时取得车辆@@的@@控制权@@，如交通拥堵路段的@@自动跟车行驶@@、远程倒车入库等@@@@，以在@@公用路面上@@完成@@ L3 级@@别的@@自动驾驶@@车辆@@奥迪@@ A8 为@@例@@，其@@搭载@@了@@@@ 24 个感应器和@@@@ 41 种驾驶輔助系统软件@@；
L4 级@@：高度自动化@@，在@@规定的@@道路和@@环境中@@@@，车辆@@自动驾驶@@系统能够自主完成所有的@@驾驶操作@@，具备完全处@@理紧急情况的@@能力@@，驾驶员可以做自己想做的@@事情@@，如果@@出了@@事@@，责任将@@全部归属厂商@@，方向盘@@、油门@@、刹车等@@装置也或@@被取消@@；
L5 级@@：完全自动化@@，在@@所有道路和@@条件下@@，自动驾驶@@系统都能够完成驾驶任务@@，应对任何工况@@，驾驶员全程无需干预@@，此时@@也不再有驾驶舱的@@概念@@，汽车更像是@@一个智能机器人@@。

事实上@@@@，在@@ 2022 年@@之前@@，全球汽车产业链上@@的@@企业@@对目标场景并没有那@@么@@清晰@@，所以@@总希望通过算力抬升来实现硬件冗余@@，而@@今天@@当@@自动驾驶@@往高阶发展@@，从@@ L2 开始逼近@@ L3，甚至@@再往上@@走@@，技术@@和@@产品批量落地面临的@@最大挑战是@@需求侧的@@承受能力@@，这正在@@倒逼车厂进行新一轮的@@成本管控下的@@系统优化@@。通过实践证明@@，这两年@@@@ L2、L2+级@@别的@@自动驾驶@@将@@成为@@车厂标配@@，这一趋势已形成行业共识@@。

自动驾驶@@技术@@演进下@@，“大芯片@@@@”成为@@标配@@

随着自动驾驶@@技术@@的@@不断演进@@，不仅车载芯片@@的@@数量在@@逐步增加@@，在@@跨域集中@@式和@@中@@央计算式架构中@@@@，大芯片@@@@正在@@成为@@标配@@@@，芯片@@设计@@的@@复杂性急剧升高@@。

2014 年@@~2018 年@@间仍以分布式@@ E/E 架构为@@主@@，跨域集中@@式架构刚起步@@，主流玩家@@ Mobileye、英伟达和@@瑞萨@@、TI 等@@传统@@ MCU 厂商的@@上@@车智驾芯片@@算力大都在@@@@ 10TOPS 以下@@，如牢牢占@@据@@ L1~L2 级@@别视觉@@ ADAS 芯片@@市场的@@@@ Mobileye EyeQ3/Q4 的@@算力仅为@@@@ 0.256TOPS 和@@ 2.5TOPS。

不过也有特殊的@@@@，比@@如@@ 2016 年@@搭载@@于特斯拉@@ HW2.0 平台的@@英伟达@@ Tegra Parker SoC 算力就@@提高@@到了@@@@ 24TOPS，同时@@把@@ GPU 路线的@@自动驾驶@@@@ SoC 正式推向市场@@。

2019 年@@~2023 年@@间跨域集中@@式架构发展提速@@，英伟达开始引领高算力市场@@，相关电子供应链结构同步发生转变@@，除了@@英伟达外@@，特斯拉自研@@ FSD 芯片@@崛起@@，国产品牌地平线@@@@、黑芝麻@@、芯驰等@@抓住国产替代窗口开始发力@@。此时@@，智驾芯片@@面向应用@@场景和@@汽车终端产品定位出现算力需求分化@@，行业形成共识@@，L2/L2+级@@别自动驾驶@@在@@短期内更具商业落地价值@@，纷纷发力抢占@@市场@@。

值得一提的@@是@@@@，在@@ L2/L2+级@@别的@@中@@高算力自动驾驶@@市场中@@@@，算力需求已经达到@@了@@@@ 30 TOPS~1000 TOPS 这个范围@@，比@@如@@ 2020 年@@英伟达发布的@@针对@@ L2 级@@别市场的@@@@ Xavier 芯片@@，已上@@车小鹏@@@@ P7/P5 等@@车型@@，算力为@@@@ 30TOPS；2022 年@@地平线@@发布的@@@@ J5 芯片@@，已上@@车理想@@、比@@亚迪@@、蔚来@@旗下阿尔卑斯@@、哪吒等@@车型@@@@，算力为@@@@ 128TOPS；同年@@英伟达又针对@@ L2+级@@别高阶辅助驾驶车型推出@@ Orin 芯片@@，成为@@主机厂合作的@@王者@@，算力为@@@@ 256TOPS。根据业内人士反馈@@，Orin 芯片@@的@@出现给@@ Mobileye、地平线@@、高通@@、黑芝麻@@智能@@、寒武纪等@@自动驾驶@@芯片@@企业@@带来了@@空前压力@@。

EDA 正在@@助力汽车芯片@@厂商实现性能和@@先发优势@@

对于这些大芯片@@@@设计@@厂商而@@言@@，如何缩减上@@市时间取得先发优势@@，在@@提高@@算力@@、安全等@@级@@的@@同时@@@@，改善芯片@@的@@@@ PPA（功耗@@、性能和@@面积@@），成为@@共同的@@追求目标@@。

传统的@@@@ EDA 工具@@常使用@@“经验@@法则@@”，需要@@设计@@人员根据直觉和@@经验@@进行优化@@，这种建模和@@仿真@@技术@@存在@@很多局限性@@，包括@@：无法从@@以前的@@设计@@中@@汲取经验@@@@，导致生产力受限且设计@@不够准确@@@@；多次@@迭代导致设计@@时间增加@@；HLS 通常需要@@更多的@@时间来完成综合@@；布局和@@布线取决于设计@@师的@@预测@@/经验@@，会增加运行时间@@；就@@时间和@@资源而@@言@@，制造成本高昂等@@@@。与@@此同时@@@@，车规级@@芯片@@的@@质量在@@很大程度上@@取决于底层半导体技术@@和@@设计@@规则@@@@，因此@@对@@ EDA 又提出了@@更高的@@要求@@。

所以@@对于一颗@@车规级@@大芯片@@@@而@@言@@，为@@了@@确保设计@@的@@正确性@@，必须在@@生产制造前进行大规模的@@仿真@@和@@验证@@@@，而@@芯片@@的@@算力规模越大@@、集成度越高@@，仿真@@验证@@的@@过程就@@会越复杂@@，设计@@人员需要@@更快地实现收敛和@@验证@@@@，来降低成本@@并提高@@结果质量@@。同时@@，传统的@@@@随机@@/自动测试模式生成@@（ATPG）方案在@@故障@@覆盖率方面已经不能满足实际需求@@。因此@@，将@@ AI 和@@ EDA 融合是@@大势所趋@@。

Cadence 作为@@@@ EDA 领域的@@深耕者和@@领导者@@，可以提供@@汽车智能设计@@所需的@@全部@@ EDA 工具@@、设计@@流程等@@@@，帮助@@工程师加速自动驾驶@@设计@@@@。同时@@，通过将@@@@ AI/ML 功能融入现有的@@@@ EDA 工具@@中@@@@，能够从@@手动到完全自动化@@不同等@@级@@产生更好@@、更可预测的@@结果@@，助力汽车厂商利用多学科分析和@@优化@@（MDAO）技术@@提高@@整体设计@@@@，从@@而@@实现更快速@@、更优质的@@结果@@，系统的@@精确行为@@建模也提高@@了@@产品保真度和@@安全性@@。

下面@@介绍两个@@ Cadence 在@@自动驾驶@@中@@所提供@@的@@典型解决方案@@@@——Cadence Tensilica 处@@理器@@ IP、Xcelium ML。

Cadence Tensilica 处@@理器@@ IP

Tensilica 处@@理器@@ IP 是@@ Cadence 根据应用@@需求量身定制的@@差异化处@@理器@@系列@@ IP，可满足各类@@ ADAS 硬件加速平台需求@@，其@@ DSP 内核@@ Tensilica ConnX 支持用于@@ L2 级@@别自动驾驶@@下@@ ADAS 的@@激光雷达@@、毫米波雷达中@@的@@高性能数据处@@理@@，提供@@性能@@、功耗@@和@@面积的@@理想组合@@，同时@@其@@@@ DSP 处@@理器@@ Tensilica Vision 与@@ Tensilica Al 处@@理器@@的@@集成可轻松实现视觉传感器数据处@@理@@。

对于汽车芯片@@厂商来说@@，在@@将@@@@ Tensilica DSP 产品集成到系统级@@芯片@@的@@同时@@@@，可以快速@@、轻松地进行软硬件划分的@@探索分析@@，满足将@@来算法的@@演进同时@@大大降低@@ CPU，GPU 和@@ AI 处@@理器@@的@@负载@@。同时@@使用@@ Tensilica Instruction Extension（TIE）语言自动生成处@@理器@@扩展和@@与@@之匹配的@@软件工具@@@@，并创建特定领域的@@差异化解决方案@@@@。

值得一提的@@是@@@@，搭载@@ FlexLock 的@@ Tensilica Xtensa 处@@理器@@现已通过车规级@@安全认证@@，完全符合汽车安全完整性等@@级@@@@ D 标准@@，提供@@ ASIL D 系统级@@和@@@@ ASIL D 随机故障@@防护@@，适用于功能安全@@（FuSa）应用@@，可以帮助@@更多大芯片@@@@设计@@厂商将@@安全模块集成到@@ SoC 中@@，减少模块设计@@和@@验证@@时间@@，增加产品先发优势@@。

以汽车雷达模块中@@的@@@@ SoC 为@@例@@，其@@通常由多个处@@理@@188足彩外围@@app 组成@@，包括@@控制器@@ CPU 和@@一个或@@多个@@ DSP 等@@。当@@ SoC 中@@的@@晶体管出现随机故障@@时@@，包括@@晶体管或@@其@@他物理@@188足彩外围@@app 磨损并卡在@@逻辑@@“0”或@@“1”处@@，由于@@ α 粒子引起的@@静态故障@@导致内存位从@@@@“0”翻转为@@@@“1”等@@永久性故障@@@@，或@@是@@由@@ SoC 中@@的@@信号串扰等@@噪声引起的@@瞬态故障@@等@@@@，这些故障@@都可能发生在@@与@@处@@理器@@紧密耦合的@@逻辑门或@@存储器中@@的@@处@@理@@188足彩外围@@app 中@@，最终造成安全问题@@。

因此@@，系统设计@@人员必须设定一个安全目标@@，即@@ DSP 中@@的@@随机故障@@不得导致车道标记等@@物体检测失败@@。该安全目标将@@指导设计@@人员采取适当@@的@@安全机制@@，以便在@@检测到随机故障@@时@@，安全控制器会收到通知并可以采取措施@@，例如重新初始化@@ DSP 等@@。如果@@ DSP 已经进行处@@理@@，则安全控制器负责采取措施确保在@@@@ DSP 重新初始化之前@@/期间达到@@安全状态@@。

在@@这种设计@@中@@@@，位于@@“安全岛@@”中@@的@@安全控制器可以起到安全关键决策的@@作用@@。当@@然@@，控制器也可能会出现随机故障@@@@，如果@@控制器检测到@@ DSP 故障@@，但控制器采取了@@错误的@@操作来响应该故障@@@@，从@@而@@使系统处@@于不安全状态@@，这类故障@@可能会产生严重后果@@，这种情况下设计@@人员就@@需要@@采用冗余的@@设计@@方法@@，让两个控制器同步运行@@，来大大降低此类事件发生的@@可能性@@。

综上@@@@，为@@了@@实现系统级@@别的@@安全目标@@，像雷达模块中@@的@@@@ SoC 这样的@@处@@理器@@设计@@是@@@@非常复杂的@@@@，所以@@芯片@@设计@@企业@@通常会向可靠的@@第三方购买@@ IP，来简化设计@@流程@@，提高@@流片的@@成功率@@，而@@ Tensilica 处@@理器@@ IP 是@@个不错的@@选择@@。

Xcelium ML

Xcelium Logic Simulation 是@@ Cadence 为@@ IP 和@@系统级@@芯片@@@@验证@@收敛提供@@的@@一款高速的@@仿真@@器@@，可为@@@@ SystemVerilog、VHDL、SystemC®、e、UVM、混合信号@@、低功耗@@和@@@@ X 态传播@@（X-propagation）提供@@业内优异的@@核心引擎性能@@，从@@而@@加快@@验证@@吞吐量@@。

其@@中@@@@，Xcelium Machine Learning（ML）App 利用专有的@@机器学习技术@@来缩短回归时间@@，可从@@以往的@@回归运行中@@学习并指导@@ Xcelium 随机引擎@@，在@@实现@@相同覆盖率的@@前提下@@大幅度减少仿真@@回归周期@@@@，或@@者产生特定覆盖点的@@激励触发更多的@@@@ bug来提高@@验证@@质量@@。

同时@@，Cadence 对特定领域还提供@@了@@相应的@@@@ App，包括@@混合信号@@@@、基于机器学习的@@测试压缩和@@功能安全@@，可以帮助@@汽车芯片@@设计@@团队尽早实现对@@ IP 和@@系统级@@芯片@@@@（SoC）设计@@的@@验证@@收敛@@，非常适合@@ Level 2+ 级@@以上@@@@@@ SoC 设计@@。

瑞萨电子汽车@@ SoC 业务部杰出工程师@@ Tatsuya Kamei 对此@@表示@@@@：“将@@ Xcelium Machine Learning（ML）App 纳入验证@@流程@@，有助于我们在@@紧迫的@@期限内@@，通过更少的@@回归测试来加速完成覆盖率的@@收敛任务@@，同时@@最大限度地提高@@验证@@性能和@@整体验证@@效率@@。”

而@@在@@这段表述的@@背后@@，是@@瑞萨电子借助@@ Verisium AI-Driven 验证@@平台@@，整体调试效率提高@@了@@@@ 6 倍@@，整体随机验证@@回归缩短了@@@@ 66%；以及@@@@依托@@ Xcelium ML App，实现了@@回归用例@@ 2.2 倍@@压缩和@@@@ 100% 覆盖率收敛的@@事实@@。

此外@@值得一提的@@是@@@@@@，瑞萨电子在@@不断使用机器学习进行回归迭代过程中@@@@，在@@实现@@ 100% 覆盖率的@@前提下@@，将@@工作量减少了@@@@ 3.6 倍@@。

瑞萨电子利用机器学习大大减少回归运行次@@数@@（从@@ 3774 次@@减少到@@ 1168 次@@），成功在@@规定时间内实现产品上@@市@@。除了@@节省资源@@、时间和@@加速覆盖率收敛外@@，Xcelium ML Apps 还为@@瑞萨电子节省了@@约@@ 27 个工时@@。

写在@@最后@@

汽车产业的@@变革还在@@继@@续@@，芯片@@和@@电子系统的@@重要性只会越来越高@@。不可否认的@@是@@@@，在@@克服未知挑战的@@路上@@缺少不了@@整个产业链的@@通力合作@@，而@@ EDA 和@@ IP 将@@是@@贡献者链路上@@重要的@@一环@@。

英诺达@@发布@@DFT静态验证@@工具@@@@，提高@@IC设计@@质量及@@可靠性@@

judy — Wed, 13 Sep 2023 03:19:36 +0000

英诺达@@发布@@了@@自主研发@@的@@静态验证@@@@EDA工具@@EnAltius®昂屹@@® DFT Checker，该工具@@可以在@@设计@@的@@早期阶段发现与@@@@DFT相关的@@问题或@@设计@@缺陷@@。

英诺达@@（成都@@）电子科技有限公司发布了@@自主研发@@的@@静态验证@@@@EDA工具@@EnAltius®昂屹@@® DFT Checker，该工具@@可以在@@设计@@的@@早期阶段发现与@@@@DFT相关的@@问题或@@设计@@缺陷@@。

随着芯片@@规模和@@复杂度的@@提升@@，芯片@@各种逻辑和@@电气功能验证@@的@@要求越来越高@@，多种@@RTL编码风格@@、以及@@@@存在@@于电路设计@@中@@的@@结构性和@@功能性问题更容易成为@@设计@@上@@的@@缺陷@@，导致设计@@不断修改@@，甚至@@造成流片失败的@@风险@@。此外@@，设计@@重用性和@@@@IP的@@高集成度对模块设计@@在@@正确性和@@一致性方面提出了@@更严格的@@要求@@，以提高@@@@IP集成的@@可靠性和@@成功率@@。

上@@述芯片@@设计@@的@@挑战可以通过传统的@@@@基于仿真@@的@@动态验证@@工具@@和@@技术@@得到一定程度的@@解决@@，然而@@@@，现代的@@@@SoC设计@@需要@@强大的@@静态验证@@技术@@作为@@@@补充@@，以缩短设计@@时间并提高@@首次@@流片的@@成功率@@。更为@@难得的@@是@@这种技术@@可在@@设计@@的@@早期阶段@@发现设计@@缺陷@@，从@@而@@避免设计@@团队大量无效时间和@@精力的@@投入@@。

英诺达@@是@@国内第一家专注于开发以@@IC设计@@代码分析和@@规则检查为@@基础的@@静态验证@@工具@@@@的@@@@EDA企业@@，可提供@@全面的@@@@用于分析@@、查错和@@修复的@@@@EDA解决方案@@，可在@@设计@@的@@早期阶段@@（RTL阶段或@@逻辑综合阶段@@）对结构性@@、功能性和@@电气性等@@电路问题进行深入的@@分析@@。继@@EnFortius®凝锋@@®系列两款低功耗@@静态验证@@工具@@@@发布之后@@，英诺达@@此次@@发布的@@昂屹@@@@®DFT Checker静态检查工具@@@@，可以对@@RTL或@@网@@表设计@@进行结构性和@@功能性分析@@，在@@设计@@早期阶段提高@@@@IC设计@@的@@质量@@。

DFT（可测试性设计@@@@，Design-For-Test）是@@设计@@收敛的@@关键一环@@，通过在@@设计@@上@@增加逻辑@@，使芯片@@的@@测试更高效@@和@@更容易@@，此外@@，还可以提高@@@@良品率@@、降低成本@@。因此@@，确保芯片@@设计@@符合@@DFT设计@@规则@@，提高@@测试覆盖率是@@所有设计@@团队都要面对和@@解决的@@问题@@。当@@前@@，DFT测试覆盖率通常要求达到@@@@99%以上@@@@，因为@@任何漏掉的@@测试向量都可能导致芯片@@在@@实际应用@@中@@出现故障@@@@。而@@在@@设计@@后期增加@@DFT逻辑会对性能@@、功耗@@和@@面积产生较大影响@@，会导致设计@@迭代甚至@@重新设计@@@@。所以@@，在@@设计@@的@@早期阶段提高@@代码的@@质量至@@关重要@@。

昂屹@@®DFT Checker基于英诺达@@首款@@EDA工具@@凝锋@@@@® LPC的@@底层架构和@@先进算法@@，该款工具@@可提供@@早期@@RTL可测试性分析功能@@，同时@@也支持传统的@@@@基于网@@表的@@流程@@。除了@@对可测试性问题的@@早期分析之外@@，该工具@@还可以缩短完成@@DFT设计@@的@@时间@@，并确保设计@@在@@可测试性部分达到@@交付标准@@@@。

该款工具@@涵盖了@@全面的@@结构@@、功能和@@电路规则检查@@，可有效提高@@测试覆盖率@@。基于先进的@@@@SoC设计@@规则@@和@@方法学@@，昂屹@@®DFT Checker可验证@@芯片@@在@@不同模式下所有连线的@@正确性@@、完整性和@@集成性@@。此外@@，为@@了@@提高@@设计@@效率@@，该工具@@提供@@以目标为@@导向的@@报错信息@@，帮助@@设计@@师快速过滤@@、定位和@@调试设计@@上@@的@@问题@@。对此@@，益昂半导体副总范学锋表示@@@@：“DFT设计@@是@@@@IC设计@@不可缺少的@@一环@@，英诺达@@DFT Checker可以帮助@@设计@@师在@@设计@@的@@早期阶段发现并更正对@@DFT不友好的@@设计@@@@，使得后期的@@@@DFT综合与@@实现更快速收敛@@，从@@而@@提高@@设计@@效率@@。”

英诺达@@副总经理熊文表示@@@@：“在@@IC设计@@早期应用@@静态验证@@工具@@@@可以帮助@@@@IC工程师进行高效@@的@@设计@@验证@@及@@关键性的@@优化@@，英诺达@@已发布了@@两款低功耗@@领域的@@静态验证@@工具@@@@@@，在@@超大规模电路设计@@上@@可以快速@@完成低功耗@@设计@@的@@检查及@@功耗@@的@@分析与@@验证@@@@。除低功耗@@设计@@领域之外@@，静态验证@@可应用@@的@@领域还有很多@@，昂屹@@®DFT Checker就@@是@@我们的@@又一突破创新产品@@。英诺达@@将@@把握这一优势@@，不断开拓@@，继@@续为@@国产@@EDA静态验证@@工具@@@@补齐短板@@，为@@IC工程师的@@设计@@效率和@@芯片@@良率保驾护航@@@@。”

关于英诺达@@@@

英诺达@@（成都@@）电子科技有限公司是@@一家由行业顶尖资深人士创立的@@本土@@EDA企业@@，公司坚持以客户需求为@@导向@@，帮助@@客户实现价值最大化@@，为@@中@@国半导体产业提供@@卓越的@@@@EDA解决方案@@。公司的@@长期目标是@@通过@@EDA工具@@的@@研发和@@上@@云实践@@，参与@@国产@@EDA完整工具@@链布局并探索适合中@@国国情的@@工业软件上@@云的@@路径与@@模式@@，赋能半导体产业高质量发展@@。英诺达@@首款自主研发@@的@@@@EnFortius®凝锋@@®系列低功耗@@@@EDA工具@@，可有效帮助@@@@IC设计@@工程师定位并分析低功耗@@设计@@相关问题@@。在@@静态验证@@领域@@，EnAltius®昂屹@@®系列工具@@将@@在@@设计@@流程的@@早期增强可预测性@@，帮助@@IC设计@@工程师做出最优决策@@。英诺达@@的@@@@EnCitius®曜奇@@® SVS系统验证@@平台@@则利用@@EDA上@@云的@@优势@@，为@@客户打通验证@@资源的@@渠道@@，提供@@全面的@@@@SoC及@@系统级@@验证@@的@@一站式解决方案@@@@，提高@@芯片@@设计@@效率@@。此外@@，英诺达@@还可提供@@完整@@、可定制的@@前@@/后端设计@@服务@@@@。

EDA行业反常@@，在@@2023年@@Q1持续两位数增长@@@@

judy — Thu, 13 Jul 2023 02:51:45 +0000

EDA领域在@@整个疫情期间及@@之后都表现出了@@强劲的@@实力@@。

近日@@SEMI 技术@@社区@@ESD联盟@@宣布@@，电子系统设计@@@@ (ESD) 行业收入增长@@@@@@ 12%，从@@ 2022 年@@第一季度的@@@@ 35.277 亿美元@@增至@@@@ 2023 年@@第一季度的@@@@ 39.511 亿美元@@。

过去@@，EDA 和@@ IP 通常会在@@市场放缓之前下跌@@，并比@@市场恢复得更快@@。但这次@@没有发生这种情况@@。EDA领域在@@整个疫情期间及@@之后都表现出了@@强劲的@@实力@@。

SEMI 电子设计@@市场数据报告@@Walden C. Rhines 表示@@：

“电子设计@@自动化@@ (EDA) 行业在@@@@ 2023 年@@第一季度继@@续实现两位数增长@@@@，所有产品类别和@@地理区域均出现增长@@@@。”

“产品类别计算机辅助工程@@@@、IC 物理设计@@和@@验证@@@@、印刷电路板和@@多芯片@@模块@@以及@@@@服务@@均呈两位数增长@@@@。”

“系统公司现在@@占@@据了@@更大的@@市场份额@@，占@@ EDA 客户群的@@四分之一@@，而@@且他们正在@@做自己的@@@@ IC 设计@@。”

EDMD报告追踪的@@公司在@@@@ 2023 年@@第一季度在@@全球拥有@@ 57,696 名员工@@，比@@ 2022 年@@第一季度的@@@@ 51,093 名员工@@增加了@@@@ 12.9%，比@@ 2022 年@@第四季度@@增加了@@@@ 4.5%。

1. “IC物理设计@@和@@验证@@@@”及@@“PCB和@@MCM”领域收入增长@@@@最快@@

按类别划分@@，计算机辅助设计@@增长@@@@ 15.1%，达到@@ 14.3 亿美元@@，而@@ IC 物理设计@@和@@验证@@@@增长@@@@ 24.6%，达到@@ 6.758 亿美元@@。PCM 收入也增长@@@@ 25.6%，达到@@ 3.684 亿美元@@，IP（不包括@@@@ Arm）增长@@ 5.7%，达到@@ 13.3 亿美元@@。服务@@收入也增长@@@@了@@@@ 17.2%，达到@@ 1.422 亿美元@@：

计算机辅助工程@@ (CAE) 收入增长@@@@ 15.1%，达到@@ 14.341 亿美元@@。四季度@@CAE移动平均线增长@@@@18.6%。

IC 物理设计@@和@@验证@@@@ 收入跃升@@ 24.6% 至@@ 6.758 亿美元@@。该类别的@@第四季度@@移动平均值增长@@了@@@@ 14.6%。

印刷电路板和@@多芯片@@模块@@（PCB 和@@ MCM）收入增长@@@@ 25.6%，达到@@ 3.684 亿美元@@。PCB和@@MCM的@@第四季度@@移动平均线上@@涨@@15.7%。

半导体知识产权@@ (SIP) 收入增长@@@@ 0.4%，达到@@ 13.306 亿美元@@。四季度@@ SIP 移动平均线增长@@@@ 5.7%。

服务@@ 收入增长@@@@ 17.2%，达到@@ 1.422 亿美元@@。四季度@@服务@@业移动平均线上@@涨@@ 16.8%。

图@@ 1：按细分市场和@@地理区域划分的@@第一季度收入@@。来源@@：ESD 联盟@@

2. 亚太地区销售额增长@@领先全球@@

按地区划分@@，美洲增长@@@@ 12.7%，达到@@ 17 亿美元@@，是@@全球按收入金额计算最大的@@地区@@。

包括@@中@@国在@@内的@@亚太地区销售额增长@@最快@@，达到@@14.3亿美元@@。相对而@@言@@，日本销售额增长@@最慢@@。

文章来源@@@@：EDN电子技术@@设计@@