电子创新@@188足彩外@@围@@app 网@@ - 半导体@@ - 188足彩网

SEMI报告@@：2024年@@全球@@半导体@@产能预计@@@@将达@@到@@@@创纪录的@@每月@@@@3000万片@@晶圆@@@@

judy — Wed, 03 Jan 2024 01:44:42 +0000

2024年@@1月@@2日@@， SEMI在@@其最新的@@@@季度@@《世界晶圆@@厂@@预测@@报告@@@@》World Fab Forecast中@@宣布@@，全球半导体@@每月@@晶圆@@@@（WPM）产能在@@@@2023年@@增@@长@@5.5%至@@2960万片@@后@@@@，预计@@2024年@@将增长@@@@6.4%，首次@@突破每月@@@@3000万片@@大关@@（以@@200mm当量计算@@）。

2024年@@的@@@@增长将由前@@沿逻辑和@@代工@@、包括@@生成式人工智能和@@高性能计算@@@@（HPC）在@@内的@@应用的@@产能增长以@@及@@@@芯片终端需求的@@复苏推动@@@@。由于@@半导体@@市场@@需求疲软@@以@@及@@@@由此产生的@@库存调整@@，2023年@@产能扩张放缓@@。

SEMI总裁兼首席执行官@@Ajit Manocha表@@示@@：“全球市场@@需求的@@复苏和@@政府激励措施的@@增加@@，推动@@了@@关键芯片制造@@地区@@晶圆@@厂@@投资的@@激增@@，预计@@2024年@@全球@@半导体@@产能将增长@@@@@@6.4%。全球对@@半导体@@制造@@业对@@国家和@@经@@济安全的@@战略重要@@性的@@高度关注是这些趋势的@@关键催化剂@@。”

《世界晶圆@@厂@@预测@@报告@@@@》显示@@，从@@2022年@@至@@@@2024年@@，全球半导体@@行业计划开始运营@@82个新的@@@@晶圆@@厂@@@@，其中@@@@包括@@@@2023年@@的@@@@11个项目@@和@@@@2024年@@的@@@@42个项目@@，晶圆@@尺寸从@@@@300mm到@@100mm不等@@@@。

中@@国@@引领半导体@@行业扩张@@

在@@政府资金和@@其他激励措施的@@推动@@下@@，预计@@中@@国@@将增加其在@@@@全球半导体@@产能中@@的@@份额@@。预计@@中@@国@@芯片制造@@商将在@@@@2024年@@开始运营@@18个项目@@，2023年@@产能同比@@增长@@@@12%，达到@@@@每月@@@@760万片@@晶圆@@@@，2024年@@产能同比@@增加@@13%，达到@@@@每月@@@@860万片@@晶圆@@@@。

中@@国@@台@@湾@@@@预计@@仍将是半导体@@产能第@@二@@大地区@@@@，2023年@@产能将增长@@@@@@5.6%至@@每月@@@@540万片@@晶圆@@@@，2024年@@增@@长@@4.2%至@@每月@@@@570万片@@晶圆@@@@。该地区@@准备在@@@@2024年@@开始运营@@五家晶圆@@厂@@@@@@。

韩国@@的@@芯片产能排名@@第@@三@@@@，2023年@@为@@@@每月@@@@@@490万片@@晶圆@@@@，随着@@一@@家晶圆@@厂@@@@的@@投产@@，2024年@@增@@长@@了@@@@@@5.4%为@@每月@@@@510万片@@晶圆@@@@。日@@本@@预计@@将在@@@@2023年@@和@@@@2024年@@分别以@@每月@@@@460万片@@和@@@@470万片@@的@@产量位@@居第@@四@@，随着@@2024年@@四家晶圆@@厂@@@@的@@投产@@，产能将增长@@@@2%。

《世界晶圆@@厂@@预测@@报告@@@@》显示@@，2024年@@，美洲@@将新增@@6家晶圆@@厂@@@@，芯片产能同比@@增长@@@@6%，达到@@@@每月@@@@310万片@@晶圆@@@@。随着@@四家新晶圆@@厂@@的@@投产@@，欧洲@@和@@中@@东地区@@的@@产能预计@@@@将在@@@@2024年@@增@@长@@3.6%，达到@@@@每月@@@@270万片@@晶圆@@@@。随着@@四个新晶圆@@厂@@项目的@@@@启动@@，东南亚准备在@@@@2024年@@将产能提高@@4%，达到@@@@每月@@@@170万片@@晶圆@@@@。

Foundry产能持续强劲增长@@

Foundry供应商预计@@将成为@@@@最大的@@半导体@@设备@@买家@@，2023年@@产能将增至@@每月@@@@@@930万片@@晶圆@@@@，2024年@@产能将达@@到@@@@创纪录的@@每月@@@@1020万片@@晶圆@@@@。

由于@@包括@@个人@@电脑@@和@@智能手机在@@内的@@消费电子产品需求疲软@@@@，memory领域@@在@@@@2023年@@放缓了@@产能扩张@@。DRAM领域@@预计@@@@2023年@@产能将增加@@@@2%，达到@@@@每月@@@@380万片@@晶圆@@@@，2024年@@产能将增加@@@@5%，达到@@@@每月@@@@400万片@@晶圆@@@@。3D NAND的@@装机容量预计@@在@@@@2023年@@将持平于每月@@@@360万片@@晶圆@@@@，2024年@@将增长@@@@2%，达到@@@@每月@@@@370万片@@晶圆@@@@。

在@@discrete和@@analog领域@@，车辆电气化仍然是产能扩张的@@关键驱动@@因素@@。Discrete产能预计@@@@2023年@@将增长@@@@10%，达到@@@@每月@@@@410万片@@晶圆@@@@，2024年@@增@@长@@7%，达到@@@@每月@@@@440万片@@晶圆@@@@，analog产能预计@@@@2023年@@将增长@@@@11%，达到@@@@每月@@@@210万片@@晶圆@@@@，2024年@@增@@长@@10%，达到@@@@每月@@@@240万片@@晶圆@@@@。

2023年@@12月@@发布@@的@@@@《世界晶圆@@厂@@预测@@报告@@@@》SEMI World Fab Forecast的@@最新更新@@，列出了@@全球@@1500家工厂@@和@@生产线@@，包括@@177家预计@@将于@@2023年@@或@@更晚开始生产的@@工厂@@和@@产线@@。

本文转载自@@@@：微@@信公众号@@">SEMI

第@@三@@季度晶圆@@代工@@市场@@份额出炉@@

judy — Tue, 26 Dec 2023 02:47:00 +0000

作者@@：姬晓婷@@，中@@国@@电子报@@

近日@@@@，咨询@@机构@@Counterpoint Research发布@@了@@@@2023年@@第@@@@三@@季度全球半导体@@代工企业季度收入份额@@，台@@积电@@营收在@@全球晶圆@@代工@@市场@@中@@所占的@@比@@例再度上@@涨至@@@@59%。

从@@数据@@看@@，台@@积电@@提供@@的@@产品@@以@@@@20nm及@@以@@下的@@先进制程为@@主@@，单位@@@@产品的@@附加值@@更高@@，营收空间也更大@@。相比@@之下@@，成熟制程芯片单位@@@@产品附加值@@更低@@，营收空间也相对@@有@@限@@。
记者统计了@@几家晶圆@@代工@@企业提供@@的@@制程及@@其相对@@应的@@营收额@@，图@@中@@可以@@清楚地看出@@，营收额越高的@@企业@@，其产品工艺@@越先进@@，毛利率也越高@@。

在@@当前@@半导体@@市场@@尚未走出下行周期@@的@@情况下@@，成熟工艺@@比@@先进工艺@@面临着更大的@@风险@@。半导体@@产业研究员郭艳丽在@@接受@@《中@@国@@电子报@@》记者采访时表@@示@@@@，2023年@@上@@半年@@@@，20nm至@@90nm成熟制程的@@订单@@，除了@@@@OLED DDIC需求良好实现小幅升温之外@@@@，其他品类仅有@@少量订单回流@@，整体产能利用率不容乐观@@，成熟制程产能利用率也许要到@@@@2024年@@下半年@@@@才会缓步回升@@；而@@20nm以@@下先进制程@@，则由于@@@@AI GPU对@@先进制程芯片巨大需求@@，旗舰手机处理@@器@@、Wi-Fi 6E/7、游戏等@@应用驱动@@@@，产能利用率获得小幅提升@@。

产业人士莫大康表@@示@@@@，整体市场@@不景气@@，将会带来晶圆@@制造@@@@行业的@@优胜劣汰@@，创新性不强@@、工艺@@节点落后@@的@@企业将面临被市场@@淘汰的@@风险@@。

IDC发布@@2024年@@全球@@半导体@@市场@@八大预测@@@@

judy — Tue, 19 Dec 2023 06:55:43 +0000

根据@@@@国际@@数据@@公司@@@@（IDC）最新研究显示@@@@，随着@@全球人工智能@@（AI）、高性能计算@@（HPC）需求爆发式提升@@，加上@@智能手机@@（Smartphone）、个人@@电脑@@（Notebook & PC）、服务器@@（Server）、汽车@@（Automotive）等@@市场@@需求回稳@@，半导体@@产业预计@@将迎来新一@@轮增长浪潮@@。

分析@@师观点@@@@

IDC高级研究经@@理曾冠玮表@@示@@@@，半导体@@产品涵盖@@逻辑芯片@@、类比@@芯片@@、微@@188足彩外@@围@@app 与@@存储器等@@@@，存储器原厂@@通过严控供给@@产出从@@而@@提高价格@@，另外@@@@AI 整合到@@所有@@应用的@@需求中@@@@，将驱动@@@@2024年@@整体半导体@@销售市场@@复苏@@，而@@半导体@@供应链@@包括@@设计@@@@、制造@@、封测等@@产业@@，也即@@将挥别低迷的@@@@2023年@@。

IDC FutureScape 2024研究重点将关注在@@未来@@@@12至@@24个月@@内改变全球业务生态系统的@@外@@部驱动@@因素@@，以@@及@@@@技术和@@@@IT团队在@@定义@@、构建和@@管理在@@数字优先时代蓬勃发展所需的@@技术时将面临的@@问题@@。

IDC对@@2024年@@半导体@@市场@@将有@@以@@下八大预测@@@@

预测@@一@@@@：2024年@@半导体@@销售市场@@将复苏@@，年@@增@@长@@率达@@20

受终端需求疲软@@影响@@，供应链@@去库存化进程持续@@，虽然@@2023下半年@@@@已见到@@零星短单和@@急单@@，但@@仍难以@@逆转上@@半年@@年@@增@@长@@率下降@@@@20%的@@表@@现@@。IDC预计@@，2023年@@半导体@@销售市场@@年@@增@@长@@率将下降@@@@@@12%。记忆体在@@历经@@@@2023年@@近四成的@@市场@@衰退后@@@@，原厂@@减产效应发酵推升产品价格@@，加上@@高价的@@@@HBM渗透率提高@@，预计@@将推动@@@@2024年@@市场@@增长@@。伴随着@@终端需求逐步回温@@，AI芯片供不应求@@，IDC预计@@，2024年@@半导体@@销售市场@@将重回增长趋势@@，年@@增@@长@@率将达@@@@20%。

预测@@二@@@@：ADAS(高级驾驶辅助系统@@) & Infotainment(车载信息@@娱乐系统@@)驱动@@车用@@半导体@@市场@@发展@@

虽然@@整车市场@@增长有@@限@@，但@@汽车@@智能化与@@电动化趋势明确@@，成为@@@@未来@@半导体@@市场@@重要@@驱动@@力@@。其中@@@@ ADAS在@@汽车@@半导体@@中@@占比@@最高@@，预计@@至@@@@2027年@@ADAS年@@复合增长率将达@@@@19.8%，占该年@@度车用@@半导体@@市场@@的@@@@30%。Infotainment在@@汽车@@半导体@@中@@的@@占比@@次@@之@@，在@@汽车@@智能化与@@联网@@化驱动@@下@@，2027年@@年@@复合增长率@@达@@14.6%，占比@@将达@@@@20%。总体来说@@，越来越多的@@汽车@@电子将依赖于芯片@@，这将是对@@半导体@@市场@@长期@@而@@稳健的@@需求@@。

预测@@三@@@@：半导体@@ AI应用从@@资料中@@心扩散到@@个人@@设备@@@@

AI在@@资料中@@心对@@运算力和@@数据@@处理@@的@@高要求以@@及@@@@支援复杂机器学习演算法和@@大数据@@分析@@需求下大放异彩@@。随着@@半导体@@技术的@@进步@@，IDC预计@@2024开始将有@@越来越多的@@@@AI功能被整合到@@个人@@设备@@中@@@@，AI智能型手机@@、AI PC、AI可穿戴设备@@将逐步成为@@@@可开拓市场@@@@。预期@@个人@@设备@@在@@@@AI导入后@@将有@@更多创新的@@@@应用@@，这将大大刺激对@@半导体@@的@@@@需求@@。

预测@@四@@：IC设计@@去库存化逐渐告终@@，预计@@2024年@@亚太@@市场@@年@@增@@长@@率将提升至@@@@14%

亚太@@IC设计@@厂@@商的@@产品@@广泛多样@@，应用范畴遍布全球@@，虽然@@因为@@@@去库存化进程漫长@@，在@@2023年@@的@@@@营运表@@现较@@为@@平淡@@，但@@各厂@@商在@@多重压力的@@影响下仍显韧性@@，积极探索创新和@@突破的@@途径@@，在@@智能型手机@@应用持续深耕之外@@@@，纷纷投入@@AI与@@汽车@@应用@@，以@@适应快速变化的@@市场@@环境@@，全球个人@@设备@@市场@@在@@@@逐步复苏下将有@@新的@@@@增长机会@@，预计@@2024年@@整体市场@@年@@增@@长@@将达@@@@14%。

预测@@五@@：晶圆@@代工@@先进制程需求飞速增长@@

晶圆@@代工@@产业受到@@市场@@库存调整影响@@，2023年@@产能利用率大幅下滑@@，尤其@@28nm以@@上@@@@的@@成熟制程需求下滑较@@重@@，不过受部分消费电子需求回温与@@@@AI爆发需求提振@@，12英寸晶圆@@厂@@已于@@2023下半年@@@@逐步复苏@@，其中@@@@以@@先进制程的@@复苏最为@@明显@@。展望@@2024年@@，在@@台@@积电@@的@@领军@@、Samsung及@@Intel戮力发展@@、以@@及@@@@终端需求逐步回稳下@@，市场@@将持续升温@@，预计@@2024年@@全球@@半导体@@晶圆@@代工@@产业将呈双位@@数增长@@。

预测@@六@@：国内产能扩张@@，成熟制程价格竞争加剧@@

在@@美国禁令的@@影响下@@，积极提高产能@@，为@@了@@维持其产能利用率@@，国内厂@@商持续推出优惠代工价@@，预计@@将对@@@@“非国产化@@”晶圆@@代工@@厂@@商带来压力@@。另外@@@@，2023下半年@@@@至@@@@2024上@@半年@@工控与@@车用@@芯片库存短期@@内有@@去化要求@@，而@@该领域@@芯片以@@成熟制程生产为@@大宗@@，均是不利于成熟制程晶圆@@代工@@厂@@商重掌议价权的@@因素@@。

预测@@七@@：2.5/3D封装@@市场@@@@爆发式增长@@，2023年@@至@@@@2028年@@CAGR将达@@22%

半导体@@芯片功能与@@性能要求不断提高@@，先进封装@@技术@@日@@益重要@@@@，透过先进封装@@与@@先进制程相辅相成@@，将继@@续推进摩尔定律@@（Moore’s Law）的@@边界@@，让半导体@@产业出现质的@@提升@@，而@@这将促使相关市场@@快速增长@@。预计@@2.5/3D封装@@市场@@@@2023年@@至@@@@2028年@@年@@复合增长率@@（CAGR）将达@@22%，是未来@@半导体@@封装@@测试@@@@市场@@中@@需高度关注的@@领域@@@@。

预测@@八@@：CoWoS供应链@@产能扩张双倍@@@@，推动@@AI芯片供给@@提升@@

AI浪潮带动服务器@@需求飙升@@，得益于@@台@@积电@@先进封装@@技术@@@@“CoWoS”。目前@@@@CoWoS供需缺口仍有@@@@20%，除了@@@@NVIDIA外@@，国际@@IC设计@@大厂@@也正持续增加订单@@。预计@@至@@@@2024下半年@@@@，台@@积电@@CoWoS产能将增加@@130% ，加上@@有@@更多厂@@商积极切入@@CoWoS供应链@@，预计@@将推动@@@@2024年@@AI芯片供给@@提升@@，成为@@@@AI芯片发展的@@重要@@助力点@@。

关于@@IDC FutureScape系列报告@@@@

IDC FutureScape系列报告@@@@对@@技术@@、市场@@及@@生态系统的@@分析@@解读能帮助企业技术高管更好地了@@解未来@@趋势以@@及@@@@@@IT组织对@@企业的@@影响@@。该报告@@还着手于复杂多变的@@环境为@@技术高管指点迷津@@，并提出可依循@@、可执行的@@建议@@。IDC每年@@都会有@@一@@系列将在@@未来@@若干年@@影响企业走向的@@关键性外@@部驱动@@因素@@。IDC FutureScape根据@@@@这些驱动@@因素提出十项预测@@@@、分析@@IT企业受到@@的@@影响@@，并针对@@未来@@五年@@给@@出相关建议@@。

本文转载自@@@@：IDC咨询@@

半导体@@后@@端工艺@@@@@@｜第@@二@@篇@@：半导体@@封装@@的@@作用@@、工艺@@和@@演变@@

judy — Thu, 07 Dec 2023 01:45:23 +0000

在@@邮寄易碎物品时@@，使用@@合适的@@包装材料尤为@@重要@@@@，因为@@@@它确保包裹能够完好无损地到@@达目的@@@@地@@。泡沫塑料@@、气泡膜和@@坚固的@@盒子都可以@@有@@效地保护包裹内的@@物品@@。同样@@地@@，封装@@是半导体@@制造@@工艺@@的@@关键环节@@，可以@@保护芯片免受物理性或@@化学性损坏@@。然而@@@@，半导体@@封装@@的@@作用@@并不止于此@@。

本文是半导体@@后@@端@@（Back-End）工艺@@系列的@@第@@二@@篇@@文章@@，我们将详述封装@@技术@@的@@不同@@等@@级@@、作用和@@演变过程@@。

半导体@@封装@@工艺@@的@@四个等@@级@@

电子封装@@技术@@与@@器件的@@硬件结构有@@关@@。这些硬件结构包括@@有@@源@@@@188足彩外@@围@@app 1（如@@半导体@@@@）和@@无源@@@@188足彩外@@围@@app 2（如@@电阻器和@@电容@@器@@@@3）。因此@@，电子封装@@技术@@涵盖@@的@@范围@@较@@广@@，可分为@@@@0级封装@@@@到@@@@3级封装@@@@等@@四个不同@@等@@级@@。图@@1展示了@@半导体@@封装@@工艺@@的@@整个流程@@。首先@@是@@0级封装@@@@，负责将晶圆@@切割出来@@；其次@@@@是@@1级封装@@@@，本质上@@是芯片级封装@@@@@@；接着是@@2级封装@@@@，负责将芯片安装到@@模块或@@电路@@卡上@@@@；最后@@@@是@@3级封装@@@@，将附带芯片和@@模块的@@电路@@卡安装到@@系统板上@@@@。从@@广义上@@讲@@，整个工艺@@通常@@被称@@为@@@@“封装@@”或@@“装配@@”。然而@@@@，在@@半导体@@行业@@，半导体@@封装@@一@@般仅涉及@@晶圆@@切割和@@芯片级封装@@@@工艺@@@@。

1有@@源@@188足彩外@@围@@app ：一@@种需要外@@部电源才能实现其特定功能的@@器件@@，就@@像半导体@@存储器或@@逻辑半导体@@@@@@。

2无源@@188足彩外@@围@@app ：一@@种不具备放大或@@转换电能@@等@@主动功能的@@器件@@。

3电容@@器@@（Capacitor）：一@@种储存电荷并提供@@电容@@量的@@@@188足彩外@@围@@app 。

图@@1：半导体@@的@@@@封装@@等@@级@@（信息@@来源@@@@：“电子封装@@原理@@ (Principle of Electronic Packaging)”，第@@5页@@）

封装@@通常@@采用@@细间距球栅阵列@@@@（FBGA）或@@薄型小尺寸封装@@@@（TSOP）的@@形式@@，如@@图@@@@2所示@@。FBGA封装@@中@@的@@锡@@@@4球和@@@@TSOP封装@@中@@的@@引线@@@@5分别充当引脚@@，使封装@@的@@芯片能够与@@外@@部组件之间@@实现电气和@@机械连接@@@@。

4锡@@（Solder）：一@@种低熔点金属@@@@，支持电气和@@机械键合@@。

5引线@@（Lead）：从@@电路@@或@@@@188足彩外@@围@@app 终端向外@@引出的@@导线@@@@，用于@@连接@@至@@电路@@板@@。

图@@2：半导体@@封装@@示例@@（来源@@：ⓒ HANOL出版社@@）

半导体@@封装@@的@@作用@@

图@@3展示了@@半导体@@封装@@的@@四个主要作用@@，包括@@机械保护@@、电气连接@@@@、机械连接@@和@@散热@@。其中@@@@，半导体@@封装@@的@@主要作用是通过将芯片和@@器件密封在@@环氧@@树脂模塑料@@（EMC）等@@封装@@材料中@@@@，保护它们免受物理性和@@化学性损坏@@。尽管@@半导体@@芯片由数百个晶圆@@工艺@@制成@@，用于@@实现各种功能@@，但@@主要材质是硅@@@@。硅@@像玻璃一@@样@@，非常易碎@@。而@@通过众多晶圆@@工艺@@形成的@@结构同样@@容易受到@@物理性和@@化学性损坏@@。因此@@，封装@@材料对@@于保护芯片至@@关重要@@@@。

图@@3：半导体@@封装@@的@@作用@@（来源@@：ⓒ HANOL出版社@@）

此外@@@@，半导体@@封装@@可以@@实现从@@芯片到@@系统之间@@的@@电气和@@机械连接@@@@。封装@@通过芯片和@@系统之间@@的@@电气连接@@@@来为@@芯片供电@@，同时@@为@@芯片提供@@信号@@的@@输入和@@输出通路@@。在@@机械连接@@方面@@，需将芯片可靠地连接@@至@@系统@@，以@@确保使用@@时芯片和@@系统之间@@连接@@良好@@。

同时@@，封装@@需将半导体@@芯片和@@器件产生的@@热量迅速散发出去@@。在@@半导体@@产品工作过程中@@@@，电流通过电阻时会产生热量@@。如@@图@@@@3所示@@，半导体@@封装@@将芯片完全地包裹了@@起来@@。如@@果半导体@@封装@@无法有@@效散热@@，则芯片可能会过热@@，导致内部晶体管升温过快而@@无法工作@@。因此@@，对@@于半导体@@封装@@技术@@而@@言@@，有@@效散热至@@关重要@@@@。随着@@半导体@@产品的@@速度日@@益加快@@，功能日@@益增多@@，封装@@的@@冷却功能也变得越来越重要@@@@。

半导体@@封装@@的@@发展趋势@@

图@@4概述了@@近年@@来@@半导体@@封装@@技术@@的@@六大发展趋势@@。分析@@这些趋势有@@助于我们了@@解封装@@技术@@如@@何不断演变并发挥作用@@@@。

首先@@，由于@@散热已经@@成为@@@@封装@@工艺@@的@@一@@个重要@@因素@@，因此@@人们开发出了@@热传导@@@@6性能较@@好的@@材料和@@可有@@效散热的@@封装@@结构@@。

6热传导@@：指在@@不涉及@@物质转移的@@情况下@@，热量从@@温度@@较@@高@@的@@部位@@传递到@@相邻温度@@较@@低部位@@的@@过程@@@@。

可支持高速电信号@@传输的@@封装@@技术@@也成为@@@@了@@一@@种重要@@发展趋势@@，因为@@@@封装@@会限制半导体@@产品的@@速度@@。例如@@@@，将一@@个速度达每秒@@20千兆@@ (Gbps) 的@@半导体@@芯片或@@器件连接@@至@@仅支持每秒@@2千兆@@(Gbps) 的@@半导体@@封装@@装置时@@，系统感知到@@的@@半导体@@速度将为@@每秒@@2千兆@@ (Gbps)。由于@@连接@@至@@系统的@@电气通路是在@@封装@@中@@创建@@，因此@@无论芯片的@@速度有@@多快@@，半导体@@产品的@@速度都会极大地受到@@封装@@的@@影响@@。这意味着@@，在@@提高芯片速度的@@同时@@@@，还需要提升半导体@@封装@@技术@@@@，从@@而@@提高传输速度@@。这尤其@@适用于@@人工智能技术和@@@@5G无线通信技术@@。鉴于此@@，倒片封装@@@@7和@@硅@@通孔@@@@（TSV）8等@@封装@@技术@@应运而@@生@@，为@@高速电信号@@传输提供@@支持@@。

7倒片封装@@@@（Flip Chip）：一@@种通过将凸点朝下安装于基板上@@@@，将芯片与@@基板连接@@的@@互连技术@@。

8硅@@通孔@@（TSV）：一@@种可完全穿过硅@@裸片或@@晶圆@@实现硅@@片堆叠@@的@@垂直互连通道@@。

图@@4：半导体@@封装@@技术@@的@@发展趋势@@（来源@@：ⓒ HANOL出版社@@）

另一@@个发展趋势是三@@维@@半导体@@堆叠@@技术@@，它促进了@@半导体@@封装@@领域@@的@@变革性发展@@。过去@@，一@@个封装@@外@@壳内仅包含一@@个芯片@@@@，而@@如@@今@@可采用@@多芯片封装@@@@（MCP）和@@系统级封装@@@@@@@@（SiP）9等@@技术@@，在@@一@@个封装@@外@@壳内堆叠@@多个芯片@@@@。

9系统级封装@@@@@@（SiP）：一@@种将多个器件整合在@@单个@@封装@@体内构成一@@个系统的@@封装@@技术@@@@。

封装@@技术@@还呈现半导体@@器件小型化的@@发展趋势@@，即@@缩小产品尺寸@@。随着@@半导体@@产品逐渐被用于@@移动甚至@@可穿戴产品@@，小型化成为@@@@客户的@@一@@项重要@@需求@@。为@@了@@满足这一@@需求@@，许多旨在@@减小封装@@尺寸的@@技术随之而@@诞生@@。

此外@@@@，半导体@@产品正越来越多地应用于@@各种环境中@@@@。除了@@@@健身房@@、办公室或@@住宅等@@日@@常环境@@，热带雨林@@、极地地区@@@@、深海甚至@@太空等@@环境中@@也能@@见到@@半导体@@的@@@@身影@@。由于@@封装@@的@@基本作用是保护半导体@@芯片和@@器件@@，因此@@需要开发高度可靠的@@封装@@技术@@@@，确保半导体@@产品在@@此类极端环境下也能正常工作@@。

最后@@@@，由于@@半导体@@封装@@是最终@@产品@@，封装@@技术@@不仅要实现预期@@功能@@，还要具有@@较@@低的@@制造@@成本@@。

除了@@@@上@@述旨在@@推进封装@@技术@@特定作用的@@发展趋势@@，促使封装@@技术@@发生演变的@@另一@@个驱动@@力是整个半导体@@行业的@@发展@@。在@@图@@@@5中@@，红色@@线条表@@示@@自@@@@20世纪@@70年@@代@@以@@来装配@@过程中@@安装的@@印刷电路@@板@@@@（PCB）10的@@特征尺寸变化情况@@，绿色线条则表@@示@@晶圆@@上@@@@CMOS晶体管的@@特征尺寸变化情况@@@@。缩小特征尺寸有@@助在@@印刷电路@@板@@和@@晶圆@@上@@绘制@@更小的@@图@@案@@。

10印刷电路@@板@@（PCB）：由电路@@组成@@的@@半导体@@板@@，且@@188足彩外@@围@@app 焊接在@@电路@@板表@@面@@。这些电路@@板通常@@用于@@电子设备@@中@@@@。

图@@5：随着@@时间的@@推移@@，晶圆@@和@@@@ 印刷电路@@板@@特征尺寸的@@变化情况@@（来源@@：ⓒ HANOL出版社@@）

20世纪@@70年@@代@@，印刷电路@@板@@与@@晶圆@@的@@特征尺寸差异较@@小@@。如@@今@@，晶圆@@正在@@步入量产阶段@@，同时@@特征尺寸小于@@10纳米@@（nm）的@@CMOS晶体管也在@@开发中@@@@，而@@印刷电路@@板@@的@@特征尺寸依然在@@@@100微@@米@@（um）的@@范围@@。两者特征尺寸的@@差距在@@过去@@几十年@@里显著扩大@@@@。

由于@@主板以@@面板的@@形式@@制造@@@@，且@@受到@@成本节约策略等@@因素的@@影响@@，印刷电路@@板@@的@@特征尺寸变化不大@@。然而@@@@，随着@@光@@刻@@技术的@@进步@@，CMOS晶体管的@@特征尺寸大幅缩小@@，这使得@@CMOS晶体管的@@尺寸与@@印刷电路@@板@@的@@尺寸差距逐渐拉大@@。但@@问题在@@于@@，半导体@@封装@@技术@@需要对@@从@@晶圆@@上@@切割下来的@@芯片进行个性化定制@@，并将其安装到@@印刷电路@@板@@上@@@@，因此@@就@@需要弥补印刷电路@@板@@和@@晶圆@@之间@@的@@尺寸差距@@。过去@@，两者在@@特征尺寸上@@的@@差异并不明显@@，因而@@可以@@使用@@双列直插式封装@@@@@@（DIP）11或@@锯齿型单列式封装@@@@@@（ZIP）12等@@通孔技术@@，将半导体@@封装@@引线@@插入印刷电路@@板@@插座内@@。然而@@@@，随着@@两者特征尺寸差异不断扩大@@@@，就@@需要使用@@薄型小尺寸封装@@@@（TSOP）等@@表@@面贴装技术@@@@（SMT）13将引线@@固定@@在@@主板表@@面@@。随后@@@@，球栅阵列@@（BGA）、倒片封装@@@@、扇出@@型晶圆@@级芯片尺寸封装@@@@（WLCSP）14及@@硅@@通孔@@@@（TSV）等@@封装@@技术@@相继@@问世@@@@，以@@弥补晶圆@@和@@@@主板之间@@不断扩大@@的@@尺寸差异@@。

11双列直插式封装@@@@（DIP）：一@@种电气连接@@@@引脚排列成两行的@@封装@@技术@@@@。

12锯齿型单列式封装@@@@（ZIP）：一@@种引脚排列成锯齿型的@@封装@@技术@@@@，是双列直插式封装@@@@的@@替代技术@@，可用于@@增加安装密度@@。

13表@@面贴装技术@@（SMT）：一@@种通过焊接将芯片安装到@@系统板表@@面的@@封装@@方法@@。

14晶圆@@级晶片尺寸封装@@@@（WLCSP）：一@@种在@@晶圆@@级封装@@@@集成电路@@@@的@@技术@@，是倒片封装@@@@技术@@的@@一@@个变体@@。扇出@@型晶圆@@级芯片尺寸封装@@@@（WLCSP）的@@特点在@@于连接@@超出@@（“扇出@@”）芯片表@@面@@。

通过测试@@确保半导体@@封装@@的@@有@@效性@@

可以@@通过两种方法来开发半导体@@封装@@并确保其有@@效性@@。第@@一@@种方法是利用现有@@封装@@技术@@来创建适用于@@新开发半导体@@芯片的@@封装@@@@，然后@@@@对@@封装@@进行评估@@。第@@二@@种方法是开发一@@种新的@@@@半导体@@封装@@技术@@@@，将其应用于@@现有@@芯片上@@@@，并评估新封装@@技术@@的@@有@@效性@@。

一@@般来说@@，新芯片的@@开发和@@新封装@@技术@@的@@应用不会同时@@进行@@。原因在@@于@@，如@@果芯片和@@封装@@均未经@@过测试@@@@，那么@@一@@旦在@@封装@@完成后@@出现问题@@，就@@很难确定问题的@@原因@@。鉴于此@@，业界会使用@@已知缺陷@@较@@少的@@现有@@量产芯片来测试@@新的@@@@封装@@技术@@@@，以@@单独验证封装@@技术@@@@。在@@封装@@技术@@得到@@验证后@@@@，才会将其应用于@@新芯片的@@开发@@，进而@@再生产半导体@@产品@@。

图@@6展示了@@针对@@新芯片的@@封装@@技术@@开发流程@@。通常@@，在@@制造@@半导体@@产品时@@，芯片设计@@和@@@@封装@@设计@@开发会同时@@进行@@，以@@便对@@它们的@@特性@@进行整体优化@@。鉴于此@@，封装@@部门会在@@芯片设计@@之前@@首先@@考虑芯片是否可封装@@@@。在@@可行性研究期@@间@@，首先@@对@@封装@@设计@@进行粗略测试@@@@，以@@对@@电气评估@@、热评估和@@结构评估进行分析@@@@，从@@而@@避免在@@实际量产阶段出现问题@@。在@@这@@种情况下@@，半导体@@封装@@设计@@是指基板或@@引线@@框架的@@布线设计@@@@，因为@@@@这是@@将芯片安装到@@主板的@@媒介@@。

封装@@部门会根据@@@@封装@@的@@临时设计@@和@@@@分析@@结果@@，向芯片设计@@人员提供@@有@@关封装@@可行性的@@反馈@@。只有@@完成了@@封装@@可行性研究@@，芯片设计@@才算完成@@。接下来@@是晶圆@@制造@@@@@@。在@@晶圆@@制造@@@@过程中@@@@，封装@@部门会同步设计@@封装@@生产所需的@@基板或@@引线@@框架@@，并由后@@段制造@@公司@@继@@续完成生产@@。与@@此同时@@@@，封装@@工艺@@会提前@@准备到@@位@@@@，在@@完成晶圆@@测试@@@@并将其交付到@@封装@@部门时@@，立即@@开始封装@@生产@@。

图@@6：半导体@@封装@@技术@@的@@开发流程@@（来源@@：ⓒ HANOL出版社@@）

半导体@@产品必须进行封装@@@@，以@@检测@@和@@验证其物理特性@@。同时@@，可通过可靠性测试@@等@@评估方法对@@设计@@和@@@@流程进行检验@@。如@@果特性和@@可靠性不理想@@，则需要确定原因@@，并在@@@@解决问题之后@@@@@@，再次@@重复封装@@流程@@。最终@@，直到@@@@达成预期@@特性和@@可靠性标准时@@，封装@@开发工作才算完成@@。

对@@半导体@@封装@@作用的@@展望@@@@

在@@研究封装@@技术@@在@@保护和@@连接@@半导体@@的@@@@各种@@188足彩外@@围@@app 方面发挥的@@作用时@@，了@@解封装@@流程中@@所用的@@材料和@@方法同样@@至@@关重要@@@@。下一@@篇文章将探讨常规封装@@与@@晶圆@@级封装@@@@之间@@的@@差异@@，以@@及@@@@不同@@封装@@方法如@@何影响封装@@流程的@@质量和@@效率@@。

文章来源@@@@：SK海力士@@

全球半导体@@销售@@：环比@@增长@@2.3%，同比@@下降@@@@11.8%

judy — Thu, 07 Sep 2023 06:44:55 +0000

本文来源@@@@：内容由半导体@@行业观察@@@@（ID：icbank）编译自@@@@SIA，谢谢@@。

半导体@@行业协会@@ (SIA) 今天宣布@@，2023 年@@ 7 月@@全球半导体@@行业销售额总计@@ 432 亿美元@@@@，比@@ 2023 年@@ 6 月@@的@@@@ 422 亿美元@@@@总额增长@@ 2.3%，但@@比@@@@ 2022 年@@ 7 月@@的@@@@490 亿美元@@@@总额减少@@ 11.8% 。

SIA 总裁兼首席执行官@@ John Neuffer 表@@示@@：“今年@@@@全球@@半导体@@市场@@经@@历了@@温和@@但@@稳定的@@月@@度增长@@，7 月@@份的@@@@销售额连续第@@四个月@@增长@@。” “与@@去年@@相比@@@@@@，全球销售额仍然下降@@@@，但@@ 7 月@@份的@@@@同比@@降幅是今年@@@@迄今为@@止的@@最小差距@@，这为@@我们对@@@@@@ 2023 年@@剩余时间及@@以@@后@@的@@前@@景感到@@乐观提供@@了@@理由@@。”

从@@地区@@来看@@，美洲@@ (6.3%)、中@@国@@ (2.6%)、欧洲@@ (0.5%) 和@@亚太@@@@/所有@@其他地区@@@@ (0.3%) 的@@月@@度销售额有@@所增长@@，但@@日@@本@@@@ (-1.0%) 略有@@下降@@@@。欧洲@@（5.9%）的@@销售额同比@@增长@@@@，但@@日@@本@@@@（-4.3%）、美洲@@（-7.1%）、亚太@@/所有@@其他地区@@@@（-16.2%）和@@中@@国@@@@（-18.7%）下降@@）。

半导体@@复苏@@，时间定了@@@@！
国际@@半导体@@产业协会@@（ＳＥＭＩ）产业研究资深总监曾瑞榆日@@前@@表@@示@@@@，全球半导体@@景气已在@@今年@@@@第@@@@二@@季落底@@@@，但@@库存去化过程比@@预期@@慢@@，终端市场@@复苏缓慢@@，即@@使@@第@@三@@季半导体@@产值@@估可季增@@百分之六@@，但@@整体能见度仍低@@。

环球晶董事长徐秀兰也呼应@@ＳＥＭＩ最新发布@@报告@@说@@，硅@@晶圆@@产业是落后@@指标@@，下半年@@@@产业仍有@@库存调整压力@@，但@@估计@@明年@@第@@@@二@@季@@，库存修正将告段落@@，需求可望回升@@。

这是@@ＳＥＭＩ产业分析@@师及@@半导体@@重量级企业人士@@，在@@国际@@半导体@@展@@（SEMICON Taiwan）开展前@@@@，针对@@当前@@半导体@@景气动向@@，提出最新的@@@@看法@@。

国际@@半导体@@展今天登场@@，曾瑞榆指出@@@@，电子设备@@与@@半导体@@销售同步于今年@@@@第@@@@二@@季落底@@@@，第@@三@@季可望较@@第@@二@@季回升@@。

曾瑞榆说@@，即@@使@@目前@@@@半导体@@景气复苏能见度低@@，但@@整体设备@@支持优于预期@@@@，尤其@@中@@@@国@@大陆受到@@美国管制先进制程设备@@@@，投资重心集中@@在@@成熟制程@@，为@@此@@ＳＥＭＩ原预估今年@@@@全球@@半导体@@设备@@将衰退@@18.6%，从@@去年@@的@@@@@@1070亿美元@@@@降至@@@@870亿美元@@@@，可能会微@@幅上@@修至@@衰退约@@14%，仍约有@@@@920亿美元@@@@规模@@；明年@@复苏值@@得期@@待@@，估计@@第@@二@@季将会是复苏的@@起点@@。半导体@@设备@@及@@材料明年@@估可年@@增@@@@8.2%，产值@@回到@@千亿美元@@@@水@@准@@。

曾瑞榆说@@，虽然@@终端需求回温@@，估计@@第@@三@@季半导体@@销售将季增@@百分之六@@，但@@是整体市况大概只有@@个人@@电脑@@需求较@@明显回升@@，手机销售还是@@非常疲弱@@；终端需求复苏缓慢@@，也让整体库存去化速度比@@预期@@慢@@，预期@@今年@@@@底或@@明年@@上@@半年@@@@@@，库存才可望回复正常水@@位@@@@。

徐秀兰则表@@示@@@@，近期@@硅@@晶圆@@产业浮现正面讯息是环球晶客户预估本季营收约有@@一@@成左@@右@@@@的@@增幅@@，与@@ＳＥＭＩ预估相近@@，只是@@客户的@@产能稼动率还未回升@@，这也意谓客户端仍在@@调整库存@@，持续消化手中@@库存@@。

牛津@@：半导体@@加速复苏@@

牛津@@经@@济研究院@@7月@@底曾指出@@@@，台@@湾@@、韩国@@近季来的@@@@GDP成长受到@@半导体@@低迷严重打击@@，由于@@消费电子产需求重新出现@@，北亚区制造@@业景气如@@今@@触底可见@@@@，估计@@半导体@@复苏@@最终@@应该@@会加快步伐@@@@，台@@、韩科技出口国的@@成长动能@@，可望于@@2024年@@底@@、2025年@@重新加速@@。

根据@@@@牛津@@研究团队对@@于半导体@@周期@@变动的@@长期@@研究@@，显示@@半导体@@周期@@很少呈现对@@称@@@@，通常@@是@@下跌时相当急剧@@，随后@@@@会出现相当漫长的@@缓和@@复苏@@。「这次@@的@@周期@@没什么理由会有@@所不同@@@@」，牛津@@团队指出@@@@，虽然@@半导体@@周期@@可能已经@@触底@@，目前@@@@预计@@最初的@@谷底反弹将是较@@为@@温和@@@@，低缓的@@复苏曲线将与@@全球经@@济大幅放缓同时@@发生@@，芯片相关的@@产业@@复苏@@，初期@@可能只会对@@亚洲经@@济增长作出@@「适度@@」贡献@@。

全球半导体@@销售@@额年@@增@@在@@@@5月@@下降@@@@21.1％，虽与@@@@4月@@份和@@@@3月@@份的@@@@收缩幅度相似@@，牛津@@指出@@@@，但@@从@@单月@@变化来看@@，市场@@已经@@达到@@@@或@@超过了@@低谷@@，且@@GDP受到@@半导体@@低迷打击最严重的@@亚洲经@@济体@@，依次@@为@@台@@湾@@@@、韩国@@、新加坡和@@马来西亚@@@@，例如@@@@台@@湾@@@@2023年@@GDP年@@增@@率因此@@被牛津@@下修到@@只剩@@0.1％、韩国@@0.8％。

牛津@@表@@示@@@@，所幸@@各国厂@@商面对@@困境仍持续努力改善库存@@、争取新订单动力@@，贸易数据@@显示@@@@趋势正在@@改变@@，亚洲半导体@@出口近几个月@@趋于平稳@@，目前@@@@及@@至@@年@@底@@@@，马来西亚@@、台@@湾@@和@@新加坡的@@@@GDP增长率上@@冲到@@@@6％左@@右@@@@，意味着这@@4国今年@@@@下半年@@@@的@@增长将有@@望强劲回升@@，也就@@是@@说@@，半导体@@复苏@@最终@@应该@@会加快步伐@@。

牛津@@团队指出@@@@，个人@@电脑@@、智能手机等@@传统电子产品的@@最终@@需求仍然疲软@@，但@@有@@证据@@显示@@@@，随着@@疫情期@@间购买的@@设备@@@@已需开始替换@@@@，需求将很快开始回升@@。此外@@@@，AI人工智能正转化出芯片的@@更大需求@@，领先制造@@商台@@积电@@为@@因应@@Nvidia的@@高度需求@@，第@@二@@季度销售强劲@@，惟@@AI不会立即@@成为@@@@解决全球芯片需求的@@灵丹妙药@@，它是一@@个相对@@新生的@@市场@@@@、增长基础很小@@，它的@@最终@@用途需求将是一@@个长期@@的@@旅程@@。

半导体@@

Omdia：半导体@@市场@@的@@下行态势延续至@@第@@五季度@@

judy — Mon, 07 Aug 2023 08:33:24 +0000

要点@@：

Omdia的@@最新研究揭示@@，半导体@@市场@@收益率下跌态势从@@@@2023年@@第@@@@一@@季度@@连续至@@第@@五个季度@@。这是@@自@@@@2002年@@Omdia开始追踪半导体@@市场@@以@@来的@@最长下跌期@@@@。

2013年@@第@@@@一@@季度@@的@@收益为@@@@1205亿美元@@@@，较@@2012年@@第@@@@四季度@@下降@@@@9%。半导体@@市场@@具有@@周期@@性特征@@，全球新冠疫情推动@@了@@半导体@@需求增加@@，从@@20年@@第@@@@四季度@@到@@@@21年@@第@@@@四季度@@，半导体@@市场@@每个季度的@@收益都达到@@@@了@@创纪录的@@水@@平@@，但@@此后@@@@，半导体@@市场@@收益持续下滑@@。

Omdia观点@@

内存和@@微@@处理@@器@@ (MPU) 市场@@是导致半导体@@市场@@下滑的@@主要领域@@@@。MPU市场@@在@@@@2023年@@第@@@@一@@季度@@的@@规模为@@@@131亿美元@@@@，仅为@@@@2022年@@第@@@@一@@季度@@（200亿美元@@@@）的@@65%。内存市场@@的@@表@@现@@更糟@@，2023年@@第@@@@一@@季度@@的@@市场@@规模为@@@@193亿美元@@@@，仅为@@@@2022年@@第@@@@一@@季度@@（436亿美元@@@@）的@@44%。MPU与@@内存市场@@在@@@@@@2023年@@第@@@@一@@季度@@共下跌@@19%，环比@@下跌@@9%。

高级分析@@师@@ Cliff Leimbach 就@@ Omdia的@@最新分析@@评论道@@@@：

“ 半导体@@市场@@一@@直受到@@需求不足的@@困扰@@，这种情况已持续多个季度@@，进而@@导致许多组件的@@平均销售价格@@ (ASP) 下降@@。然而@@@@，由于@@生成式@@人工智能@@，半导体@@市场@@仍有@@需求@@。NVIDIA收入增长强劲@@，因为@@@@其在@@@@生成式人工智能领域@@处于领先地位@@@@，从@@2023年@@开始扭转大多数半导体@@公司@@面临的@@业绩颓势@@，但@@其他半导体@@公司@@尚未以@@类似的@@方式利用这一@@领域@@@@。”

内存市场@@在@@@@最近@@@@3个季度呈萎缩趋势@@，因此@@市场@@份额排名@@发生了@@变化@@。一@@年@@前@@@@@@，收入排在@@前@@@@5名的@@半导体@@公司@@中@@@@，有@@3家是内存公司@@@@@@：Samsung、SK Hynix和@@Micron。目前@@@@只有@@@@ Samsung仍排在@@前@@十@@。SK Hynix 和@@ Micron上@@一@@次@@未能跻身前@@十是在@@@@2008年@@，这表@@明了@@专注于内存的@@半导体@@公司@@正面临困境@@。

NVIDIA 在@@ CLT报告@@发布@@后@@公布了@@其财务业绩@@，由于@@生成式@@AI 持续火爆@@，带动了@@@@ AI芯片的@@强劲需求@@，其财务业绩大超预期@@@@。

Infineon在@@汽车@@行业的@@雄厚实力@@，使其今年@@@@的@@环比@@增长@@了@@@@11%，从@@而@@挤入前@@十@@。

文章来源@@@@： Omdia

MCU触底反弹@@？半导体@@开启新增长周期@@@@

judy — Tue, 18 Jul 2023 03:08:41 +0000

来源@@：内容由半导体@@行业观察@@@@（ID：icbank）编译自@@@@yole，谢谢@@。

据@@Yole报道@@，在@@Covid 19 大流行后@@@@，许多全球经@@济体仍处于复苏和@@调整之中@@@@。全球冲突和@@贸易紧张局势进一@@步加剧了@@市场@@的@@不确定性和@@通胀@@@@，而@@经@@济衰退的@@可能性早已成为@@@@金博宝娱乐@@ 焦点@@。尽管@@不确定性似乎正在@@对@@整个半导体@@市场@@造成严重破坏@@。预计@@ 2023 年@@微@@控制器@@ (MCU) 市场@@的@@出货量也将比@@@@ 2022 年@@下降@@@@近@@ 10%。

然而@@@@，Yole指出@@，尽管@@ MCU 市场@@面临不确定性@@，但@@它正在@@摆脱大流行带来的@@供应链@@问题@@，并开始恢复到@@更正常的@@季节性周期@@@@。它正在@@经@@历产品组合向更复杂和@@更昂贵的@@产品@@的@@巨大@@ 转变@@，并且@@市场@@正在@@承受由稀缺性带来的@@许多价格飙升@@。

Yole表@@示@@，由于@@MCU平均售价同比@@飙升@@ 12%，因此@@收入预计@@将增长@@@@@@ 2%。虽然@@ MCU 的@@平均售价预计@@今年@@@@将达@@到@@@@@@ 0.92 美元@@的@@峰值@@@@，但@@在@@预测@@中@@只会小幅下降@@@@，并且@@在@@可预见的@@未来@@不会恢复到@@大流行前@@的@@水@@平@@。

当其他市场@@举步维艰时@@，MCU 市场@@能够保持收入增长有@@几个原因@@。首先@@，廉价@@但@@功能强大的@@@@ MCU 的@@价值@@主张@@。虽然@@软件似乎不断定义从@@微@@型可穿戴设备@@到@@车辆和@@更大的@@制造@@工艺@@的@@产品@@功能@@，但@@微@@型微@@控制器是推动@@技术趋势浪潮的@@无处不在@@的@@资源@@。

同时@@，与@@当前@@趋势更密切的@@是产品组合的@@两项重大变化@@。首先@@，在@@设备@@安全方面@@，除了@@@@银行卡和@@身份证之外@@@@，几乎所有@@产品都正在@@逐步淘汰超低成本智能卡@@ MCU。在@@移动设备@@中@@@@，这意味着@@ SIM 卡正在@@被嵌入式安全@@@@ MCU 解决方案所取代@@，这些解决方案成本更高@@，但@@功能更强大@@、用途更广泛@@。作为@@智能卡@@MCU 从@@ 2022 年@@到@@@@ 2028 年@@，收入将以@@@@14.4% 的@@速度下降@@@@，而@@嵌入式安全@@@@ MCU 则增长@@ 27.6%。嵌入式安全@@ MCU 的@@这种趋势正在@@从@@移动设备@@扩展到@@计算@@、车辆以@@及@@@@几乎所有@@连接@@到@@互联网@@的@@数据@@@@敏感设备@@@@ 。

其次@@@@，在@@市场@@上@@最有@@价值@@的@@@@MCU（汽车@@）中@@，当前@@的@@趋势是尝试减少整个车辆中@@小型远程电子控制单元@@和@@最便宜的@@@@MCU的@@数量@@，但@@即@@使@@是减少@@ECU的@@趋势也随着@@对@@安全性@@、更先进的@@安全性和@@互联网@@连接@@人机界面的@@需求被掩盖了@@@@，所有@@这些系统可能都依赖于不断增长的@@处理@@器市场@@@@，但@@它们也需要@@ MCU 帮助系统连接@@关键控制并通过严格的@@汽车@@安全限制@@ 。

总体而@@言@@，各个应用程序存在@@很多变化@@，但@@总体而@@言@@@@，Yole认为@@@@，现在@@出现了@@一@@个非常健康的@@@@ MCU 市场@@ 。

半导体@@开始新一@@轮的@@增长周期@@@@

在@@Yole看来@@，半导体@@器件收入于@@ 2022 年@@达到@@@@@@峰值@@@@，为@@5730亿美元@@@@，预计@@到@@@@ 2023 年@@将下降@@@@@@ 7%，至@@5340亿美元@@@@吗@@。该行业在@@推动@@移动和@@消费@@、基础设施@@、汽车@@、工业@@等@@各个领域@@的@@技术进步方面发挥着关键作用@@。过去@@几十年@@来@@，在@@移动和@@消费电子产品需求不断增长@@、社交媒体等@@互联网@@应用兴起以@@及@@@@大多数行业快速数字化的@@推动@@下@@，该行业经@@历了@@持续@@ 6.4% 的@@复合年@@增@@长@@率@@。

集成电路@@@@变得越来越小@@@@，功能越来越强大@@，能够处理@@复杂的@@任务@@，为@@人工智能@@、机器学习和@@边缘计算等@@新技术进步铺平了@@道路@@。这种演变为@@行业内的@@公司@@带来了@@机遇和@@挑战@@，要求他们在@@新代工厂@@的@@研发和@@资本支出上@@进行大量投资@@，以@@保持在@@这@@个快节奏的@@生态系统中@@的@@重要@@性@@@@。

半导体@@器件行业严重依赖全球生态系统@@，因此@@供应链@@的@@弹性和@@风险缓解对@@于持续成功至@@关重要@@@@。最近@@的@@中@@断和@@地缘政治紧张局势凸显了@@半导体@@供应链@@的@@脆弱性@@。

半导体@@行业在@@地理上@@集中@@在@@少数几个地方@@，主要是美国@@、中@@国@@台@@湾@@@@、韩国@@、日@@本@@、欧洲@@和@@中@@国@@@@大陆@@。美国半导体@@器件公司@@的@@主导地位@@是历史性的@@@@；在@@过去@@的@@五年@@里@@，他们一@@直保持着@@53%的@@市场@@份额@@。如@@果将各类半导体@@公司@@商业模式结合@@起来@@，即@@加上@@开放代工厂@@@@、OSAT、设备@@、材料公司@@@@，美国公司@@的@@市场@@份额@@下降@@至@@@@41%；如@@果只考虑增加值@@@@，那么@@美国的@@份额就@@变成了@@@@32%，而@@且@@@@这个数字在@@过去@@五年@@里以@@每年@@@@1个百分点的@@速度递减@@。

美国半导体@@公司@@开发了@@无晶圆@@厂@@商业模式@@，这有@@助于维持其主导地位@@@@，但@@对@@台@@湾@@造成了@@巨大的@@脆弱性@@。然而@@@@，先进的@@半导体@@技术正在@@塑造半导体@@格局@@。

技术趋势不再是单线程@@。竞争的@@核心是制造@@工艺@@中@@的@@摩尔@@ (MM) 节点竞赛@@，目前@@@@为@@@@ 7 纳米@@、5 纳米@@和@@@@ 3 纳米@@，以@@及@@@@未来@@更小的@@节点@@。这些尖端工艺@@可实现更高的@@晶体管密度@@、改进的@@性能和@@能源效率@@，尽管@@它们在@@开发成本@@、良率和@@制造@@复杂性方面提出了@@重大挑战@@。因此@@，业界正在@@通过超越摩尔@@ (MtM) 方法积极探索创新解决方案@@。NAND 内存正全速进入@@ 3D 堆叠@@领域@@@@，而@@先进封装@@对@@于所有@@领先厂@@商来说都变得至@@关重要@@@@。许多创新趋势正在@@推动@@半导体@@行业的@@发展@@；宽带隙化合物半导体@@@@、光@@子集成@@、量子计算@@。

SIA 报告@@称@@@@ 5 月@@全球半导体@@销售@@额@@ 407 亿美元@@@@，环比@@增长@@ 1.7%、同比@@减少@@ 21.1%

judy — Mon, 10 Jul 2023 03:03:40 +0000

半导体@@行业协会@@（SIA）近日@@@@发布@@报告@@@@，称@@ 2023 年@@ 5 月@@全球半导体@@行业销售额为@@@@ 407 亿美元@@@@（IT之家@@备注@@：当前@@约@@ 2942.61 亿元人民币@@），与@@ 2023 年@@ 4 月@@的@@@@ 400 亿美元@@@@相比@@增长@@ 1.7%；但@@比@@@@ 2022 年@@ 5 月@@的@@@@ 517 亿美元@@@@减少@@ 21.1%。

该月@@度销售额数据@@由世界半导体@@贸易统计@@（WSTS）组织提供@@和@@编制@@，涵盖@@ 99% 的@@美国半导体@@公司@@以@@及@@@@全球将近三@@分之二@@的@@非美国芯片公司@@@@。

SIA 总裁兼首席执行官@@ John Neuffer 表@@示@@：“尽管@@与@@@@ 2022 年@@相比@@@@，市场@@持续低迷@@，但@@ 5 月@@份全球半导体@@销售@@额连续第@@三@@个月@@小幅上@@升@@，引发了@@人们对@@下半年@@@@市场@@可能反弹的@@乐观情绪@@。

细分到@@国家和@@地区@@@@，大部分地区@@今年@@@@@@ 5 月@@销售额环比@@均有@@不同@@程度的@@上@@涨@@，IT之家@@在@@此附上@@部分信息@@如@@下@@：

中@@国@@环比@@增长@@@@ 3.9%、同比@@减少@@ 29.5%

亚太@@ / 所有@@其它地区@@环比@@增长@@@@ 1.3%、同比@@减少@@ 23.0%

日@@本@@环比@@增长@@@@ 0.4%、同比@@减少@@ 5.5%

美洲@@环比@@增长@@@@ 0.1%、同比@@减少@@ 22.6%

欧洲@@同比@@增长@@@@ 5.9%

来源@@：IT之家@@

2023年@@半导体@@资本支出下降@@@@

judy — Thu, 06 Jul 2023 02:11:42 +0000

根据@@@@IC Insights的@@数据@@@@，半导体@@资本支出在@@@@2021年@@增@@长@@了@@@@@@35%，在@@2022年@@增@@长@@了@@@@@@15%。在@@Semiconductor Intelligence的@@预测@@@@是@@2023年@@资本支出@@下降@@@@14%，主要基于公司@@报表@@@@。削减最多的@@是存储器公司@@@@@@，将下降@@@@19%。SK海力士@@的@@资本支出@@将下降@@@@@@50%，美光@@科技的@@资本支出@@将下降@@@@@@42%。三@@星@@在@@@@2022年@@只增加了@@@@5%的@@资本支出@@，在@@2023年@@将保持在@@同样@@的@@水@@平@@。代工厂@@在@@@@2023年@@将减少@@11%的@@资本支出@@，其中@@@@台@@积电@@以@@@@12%的@@削减率领先@@。在@@主要的@@集成设备@@制造@@商@@（IDMs）中@@，英特尔@@计划削减@@19%。德州仪器@@、意法半导体@@@@和@@英飞凌@@科技将在@@@@2023年@@实现资本支出削减@@。

大幅削减资本支出的@@公司@@一@@般都与@@个人@@电脑@@和@@智能手机市场@@有@@关@@，这些市场@@在@@@@@@2023年@@处于低迷状态@@。IDC在@@6月@@的@@@@预测@@@@中@@@@，2023年@@PC出货量下降@@了@@@@@@14%，智能手机下降@@了@@@@@@3.2%。PC的@@下滑主要影响到@@英特尔@@和@@内存公司@@@@@@。智能手机的@@疲软主要影响台@@积电@@@@（苹果@@和@@高通是其最大的@@两个客户@@）以@@及@@@@内存公司@@@@@@。2023年@@增@@加资本支出的@@@@IDM公司@@（德州仪器@@、意法半导体@@@@和@@英飞凌@@）与@@汽车@@和@@工业@@@@市场@@关系更大@@，这两个市场@@仍然健康@@。三@@个最大的@@支出者@@（三@@星@@、台@@积电@@和@@英特尔@@@@）将占@@2023年@@半导体@@资本支出总额的@@@@60%左@@右@@@@。

半导体@@资本支出的@@高增长年@@份往往是每个周期@@的@@半导体@@市场@@的@@高峰@@增长年@@份@@。下图@@显示@@了@@半导体@@资本支出的@@年@@度变化和@@半导体@@市场@@的@@年@@度变化@@。自@@1984年@@以@@@@来@@，半导体@@市场@@增长的@@每个重要@@峰值@@@@（20%或@@以@@上@@@@@@）都与@@资本支出增长的@@重要@@峰值@@相匹配@@。几乎在@@每一@@种情况下@@，半导体@@市场@@在@@@@@@高峰后@@一@@年@@的@@@@显著放缓或@@下降@@都导致了@@高峰后@@一@@两年@@的@@@@资本支出@@下降@@@@。唯一@@的@@例外@@是@@1988年@@的@@@@高峰@@期@@@@，资本支出在@@第@@二@@年@@没有@@下降@@@@，但@@在@@高峰期@@后@@两年@@持平@@。

这种模式促成了@@半导体@@市场@@的@@波动@@。在@@繁荣的@@一@@年@@@@，公司@@大力增加资本支出以@@提高产量@@。当景气崩溃时@@，公司@@会削减资本支出@@。这种模式往往导致繁荣年@@之后@@@@的@@产能过剩@@。这种产能过剩可能导致价格下降@@@@，并进一@@步加剧市场@@的@@衰退@@。一@@个更合理的@@方法是根据@@@@长期@@的@@产能需求@@，每年@@稳步增加资本支出@@。然而@@@@，这种方法可能很难被股东接受@@。在@@经@@济繁荣的@@年@@份@@，强劲的@@资本支出@@增长通常@@会得到@@股东的@@支持@@。但@@在@@疲软的@@年@@份@@，持续的@@资本支出@@增长则不会@@。

自@@1980年@@以@@@@来@@，半导体@@资本支出占半导体@@市场@@的@@百分比@@平均为@@@@23%。然而@@@@，这个百分比@@在@@年@@度基础上@@从@@@@12%到@@34%不等@@@@，在@@五年@@平均基础上@@从@@@@18%到@@29%。5年@@的@@@@平均数显示@@了@@一@@个周期@@性的@@趋势@@。第@@一@@个@@5年@@平均高峰是在@@@@1985年@@，为@@28%。半导体@@市场@@在@@@@@@1985年@@下降@@@@了@@@@17%，在@@当时@@是有@@史以@@来最大的@@下降@@@@。5年@@平均比@@率随后@@@@下降@@了@@@@@@9年@@。最终@@在@@@@2000年@@恢复到@@@@29%的@@高峰@@。在@@2001年@@，市场@@经@@历了@@有@@史以@@来最大的@@跌幅@@，达到@@@@32%。之后@@@@，5年@@平均值@@下降@@了@@@@@@12年@@，在@@2012年@@达到@@@@@@了@@@@18%的@@低点@@。此后@@一@@直在@@增加@@，在@@2022年@@达到@@@@@@27%。根据@@@@在@@@@Semiconductor Intelligence的@@2023年@@预测@@@@，2023年@@的@@@@平均值@@将增加到@@@@29%。2023年@@将是半导体@@市场@@的@@又一@@重大低迷年@@@@。在@@Semiconductor Intelligence的@@预测@@@@是@@下降@@@@15%。其他预测@@则低至@@@@20%。这将是资本支出相对@@于市场@@再次@@下降@@的@@开始吗@@？历史表@@明@@，这是@@有@@可能的@@@@。主要的@@半导体@@衰退往往会吓得公司@@放慢资本支出@@。

资本支出决策背后@@的@@因素很复杂@@。由于@@目前@@@@建造一@@座晶圆@@厂@@需要两到@@三@@年@@的@@@@时间@@，公司@@必须预测@@未来@@几年@@的@@@@产能需求@@。代工厂@@占总资本支出的@@@@30%左@@右@@@@。代工厂@@必须根据@@@@对@@其客户几年@@后@@的@@产能需求的@@估计@@来规划其工厂@@@@。一@@个主要的@@新工厂@@的@@成本是@@100亿美元@@@@甚至@@更高@@，这使得@@它成为@@@@一@@个有@@风险的@@提议@@。然而@@@@，根据@@@@过去@@的@@趋势@@，未来@@几年@@该行业的@@资本支出@@可能会低于半导体@@市场@@@@。

原文链接@@@@：https://semiwiki.com/uncategorized/331322-semiconductor-capex-down-in-2023/

本文转载自@@@@： SSDFans微@@信公众号@@

半导体@@

线边缘粗糙度@@(LER)如@@何影响先进节点上@@半导体@@的@@@@性能@@？

judy — Mon, 12 Jun 2023 02:38:05 +0000

作者@@：Coventor（泛林集团@@旗下公司@@@@）半导体@@工艺@@与@@整合团队成员@@Yu De Chen

原文链接@@@@：https://www.coventor.com/blog/how-does-line-edge-roughness-ler-affect-se...

介绍@@

由后@@段制程@@@@(BEOL)金属@@线寄生电阻电容@@@@(RC)造成的@@延迟已成为@@@@限制先进节点芯片性能的@@主要因素@@[1]。减小金属@@线间距需要更窄的@@线关键尺寸@@(CD)和@@线间隔@@，这会导致更高的@@金属@@线电阻和@@线间电容@@@@。图@@1对@@此进行了@@示意@@，模拟了@@不同@@后@@段制程@@金属@@的@@线电阻和@@线关键尺寸之间@@的@@关系@@。即@@使@@没有@@线边缘粗糙度@@@@(LER)，该图@@也显示@@电阻会随着@@线宽缩小呈指数级增长@@[2]。为@@缓解此问题@@，需要在@@更小的@@节点上@@对@@金属@@线关键尺寸进行优化并选择合适的@@金属@@材料@@。

除此之外@@@@，线边缘粗糙度@@也是影响电子表@@面散射和@@金属@@线电阻率的@@重要@@因素@@。图@@1(b)是典逻辑@@5nm后@@段制程@@M2线的@@扫描电镜照片@@，可以@@看到@@明显的@@边缘粗糙度@@。最近@@，我们使用@@虚拟工艺@@建模@@，通过改变粗糙度振幅@@(RMS)、相关长度@@、所用材料和@@金属@@线关键尺寸@@，研究了@@线边缘粗糙度@@对@@线电阻的@@影响@@。

图@@1：(a) 线电阻与@@线关键尺寸的@@关系@@；(b) 5nm M2的@@扫描电镜俯视图@@@@（图@@片来源@@@@：TechInsights）

实验设计@@与@@执行@@

在@@晶圆@@厂@@里@@，通过改变线关键尺寸和@@金属@@来进行线边缘粗糙度@@变化实验很困难@@，也需要花费很多时间和@@金钱@@。由于@@光@@刻@@和@@刻蚀@@工艺@@的@@变化和@@限制@@，在@@硅@@晶圆@@上@@控制线边缘粗糙度@@也很困难@@。因此@@，虚拟制造@@也许是一@@个更直接和@@有@@效的@@方法@@，因为@@@@它可以@@@@“虚拟地@@”生成具有@@特定线边缘粗糙度@@的@@金属@@线结构@@，进而@@计算出相应显粗糙度条件下金属@@的@@电阻率@@。

图@@2(a)显示@@了@@使用@@虚拟半导体@@建模平台@@@@ (SEMulator3D®) 模拟金属@@线边缘粗糙度@@的@@版图@@设计@@@@@@。图@@2(b)和@@2(c)显示@@了@@最终@@的@@虚拟制造@@结构及@@其模拟线边缘粗糙度@@的@@俯视图@@和@@横截面图@@@@。通过设置具体的@@粗糙度振幅@@(RMS)和@@相关长度@@@@（噪声频率@@）值@@，可以@@在@@虚拟制造@@的@@光@@刻@@步骤中@@直接修改线边缘粗糙度@@@@。图@@2(d)显示@@了@@不同@@线边缘粗糙度@@条件的@@简单实验@@。图@@中@@不同@@@@RMS振幅和@@相关长度@@@@设置条件下@@，金属@@的@@线边缘展示出了@@不同@@的@@粗糙度@@。这些数据@@由@@SEMulator3D的@@虚拟实验仿真生成@@。为@@了@@系统地研究不同@@的@@关键尺寸和@@材料及@@线边缘粗糙度@@对@@金属@@线电阻的@@影响@@，使用@@了@@表@@@@1所示@@的@@实验条件进行结构建模@@，然后@@@@从@@相应结构中@@提取相应条件下的@@金属@@线电阻@@。需要说明的@@是@@，为@@了@@使实验更为@@简单@@，模拟这些结构时没有@@将内衬材料纳入考虑@@。

图@@2：(a) 版图@@设计@@@@；(b) 生成的@@典型金属@@线俯视图@@@@；(c) 金属@@线的@@横截面图@@@@；(d) 不同@@RMS和@@相关长度@@@@下的@@线边缘粗糙度@@状态@@

表@@1: 实验设计@@分割条件@@

实验设计@@结果与@@分析@@@@

为@@了@@探究线边缘粗糙度@@对@@金属@@线电阻的@@影响@@，用表@@@@1所示@@条件完成了@@约@@1000次@@虚拟实验设计@@@@。从@@这些实验中@@@@，我们了@@解到@@@@：

1. 当相关长度@@较@@小且@@存在@@高频噪声时@@，电阻受到@@线边缘粗糙度@@的@@影响较@@大@@。
2. 线关键尺寸较@@小时@@，电阻受线边缘粗糙度@@@@RMS振幅和@@相关长度@@@@的@@影响@@。
3. 在@@所有@@线关键尺寸和@@线边缘粗糙度@@条件下@@，应选择特定的@@金属@@来获得最低的@@绝对@@电阻值@@@@。

结论@@

由于@@线边缘粗糙度@@对@@较@@小金属@@线关键尺寸下的@@电阻有@@较@@大影响@@，线边缘粗糙度@@控制在@@先进节点将变得越来越重要@@@@。在@@工艺@@建模分割实验中@@@@，我们通过改变金属@@线关键尺寸和@@金属@@线材料研究了@@线边缘粗糙度@@对@@金属@@线电阻的@@影响@@。

在@@EUV（极紫外@@@@）光@@刻@@中@@@@，由于@@大多数@@EUV设备@@测试@@成本高且@@能量密度低@@，关键尺寸均匀性@@和@@线边缘粗糙度@@可能会比@@较@@麻烦@@。在@@这@@种情况下@@，可能需要对@@光@@刻@@显影@@进行改进@@，以@@尽量降低线边缘粗糙度@@@@。这些修改可以@@进行虚拟测试@@@@，以@@降低显影@@成本@@。新的@@@@EUV光@@刻@@胶@@方法@@（例如@@@@泛林集团@@的@@干膜光@@刻@@胶@@技术@@）也可能有@@助于在@@较@@低的@@@@EUV曝光@@@@量下降@@低线边缘粗糙度@@@@。

在@@先进节点上@@@@，需要合适的@@金属@@线材料选择@@、关键尺寸优化和@@光@@刻@@胶@@显影@@改进来减小线边缘粗糙度@@@@，进而@@减少由于@@电子表@@面散射引起的@@线电阻升高@@。未来@@的@@节点上@@可能还需要额外@@的@@线边缘粗糙度@@改进工艺@@@@（光@@刻@@后@@@@）来减少线边缘粗糙度@@引起的@@电阻@@。

参考资料@@：

[1] Chen, H. C., Fan, S. C., Lin, J. H., Cheng, Y. L., Jeng, S. P., & Wu, C. M. (2004). The impact of scaling on metal thickness for advanced back end of line interconnects. Thin solid films, 469, 487-490.

[2] van der Veen, M. H., Heyler, N., Pedreira, O. V., Ciofi, I., Decoster, S., Gonzalez, V. V., … & Tőkei, Z. (2018, June). Damascene benchmark of Ru, Co and Cu in scaled dimensions. In 2018 IEEE International Interconnect Technology Conference (IITC) (pp. 172-174). IEEE.

[3] Techinsights TSMC 5nm logic tear down report.

[4] http://www.coventor.com/products/semulator3d

【半导体@@后@@端工艺@@@@@@：】第@@一@@篇@@了@@解半导体@@测试@@@@@@

judy — Tue, 06 Jun 2023 06:01:48 +0000

半导体@@制作工艺@@可分为@@@@前@@端和@@后@@端@@：前@@端主要是晶圆@@制作和@@光@@刻@@@@（在@@晶圆@@上@@绘制@@电路@@@@）；后@@端主要是芯片的@@封装@@@@。随着@@前@@端工艺@@@@微@@细化技术逐渐达到@@@@极限@@，后@@端工艺@@@@的@@重要@@性@@愈发突显@@。作为@@可以@@创造新附加价值@@的@@核心突破点@@，其技术正备受瞩目@@。

此系列文章将以@@@@《提高半导体@@附加价值@@的@@封装@@与@@测试@@@@》一@@书内容为@@基础@@，详细讲解后@@端工艺@@@@@@。

#1 半导体@@后@@端工艺@@@@@@
制作半导体@@产品的@@第@@一@@步@@，就@@是@@根据@@@@所需功能设计@@芯片@@（Chip）。然后@@@@，再将芯片制作成晶圆@@@@（Wafer）。由于@@晶圆@@由芯片反复排列而@@成@@，当我们细看已完成的@@晶圆@@时@@，可以@@看到@@上@@面有@@很多小格子状的@@结构@@，其中@@@@一@@个小格子就@@相当于一@@个芯片@@@@。芯片体积越大@@，每个晶圆@@可产出的@@芯片数量就@@越少@@，反之亦然@@。

半导体@@设计@@不属于制程工序@@，半导体@@产品的@@制程工序大体可分为@@@@晶圆@@制作@@、封装@@和@@测试@@@@。其中@@@@，晶圆@@制作属于前@@端@@（Front End）工艺@@；封装@@和@@测试@@@@属于后@@端@@（Back End）工艺@@。晶圆@@的@@制作工艺@@中@@也会细分前@@端和@@后@@端@@，通常@@是@@CMOS制程工序属于前@@端@@，而@@其后@@的@@金属@@布线@@工序属于后@@端@@。

图@@1：半导体@@制作流程与@@半导体@@行业划分@@（ⓒHANOL出版社@@/photograph.SENSATA)

图@@1展示了@@半导体@@制程工艺@@@@及@@其行业的@@划分@@。只从@@事半导体@@设计@@的@@产业@@运作模式被称@@作芯片设计@@公司@@@@（Fabless），该模式的@@典型代表@@有@@高通@@（Qualcomm）、苹果@@（Apple）等@@。负责晶圆@@制作的@@制造@@商被称@@为@@晶圆@@代工@@厂@@@@（Foundry），他们根据@@@@@@Fabless公司@@的@@设计@@制作晶圆@@@@，其中@@@@最典型的@@代表@@要台@@积电@@@@（TSMC）了@@，DB HiTek、Magnachip等@@韩企也采用@@这一@@模式@@。经@@Fabless设计@@和@@@@Foundry制造@@的@@晶圆@@还需经@@过封装@@和@@测试@@@@@@，专门负责这两道工艺@@的@@企业就@@是@@外@@包半导体@@组装@@和@@测试@@@@（OSAT，Outsourced Assembly and Testing），其典型代表@@有@@@@ASE、JCET、星科金朋@@（Stats Chippac）、安靠@@（Amkor）等@@。此外@@@@，还有@@像@@SK海力士@@这样集半导体@@设计@@@@、晶圆@@制造@@@@、封装@@和@@测试@@@@等@@多个产业链环节于一@@身的@@集成设备@@制造@@商@@（IDM，Integrated Device Manufacturer）。

如@@图@@@@1所示@@，封装@@和@@测试@@@@工艺@@的@@第@@一@@步就@@是@@@@晶圆@@测试@@@@@@。封装@@后@@@@，再对@@封装@@进行测试@@@@。

半导体@@测试@@@@的@@主要目的@@@@之一@@就@@是@@防止不良产品出厂@@@@。一@@旦向客户提供@@不良产品@@，客户对@@我们的@@信任就@@会大打折扣@@，进而@@导致公司@@销售业绩的@@下降@@@@，还会引发赔偿等@@资金上@@的@@损失@@。因此@@，我们必须在@@产品出厂@@前@@对@@其进行细致的@@全面检测@@@@。半导体@@测试@@@@须根据@@@@产品的@@各种特性@@，对@@其各参数进行测试@@@@，以@@确保产品的@@品质和@@可靠度@@。当然@@，这需要时间@@、设备@@和@@劳动力上@@的@@投入@@，产品的@@制造@@成本也会随之增加@@。因此@@，众多测试@@工程师正致力于减少测试@@时间和@@测试@@参数@@。

#2 测试@@的@@种类@@

表@@1: 测试@@分类@@（ⓒ HANOL出版社@@）

测试@@工艺@@可依据@@不同@@的@@测试@@对@@象@@，分为@@晶圆@@测试@@@@和@@封装@@@@测试@@@@；也可根据@@@@不同@@的@@测试@@参数@@，分为@@温度@@@@、速度和@@运作模式测试@@等@@三@@种类型@@（见表@@@@1）。

温度@@测试@@以@@施加在@@试验样品上@@的@@温度@@为@@标准@@：在@@高温测试@@中@@@@，对@@产品施加的@@温度@@比@@产品规格@@@@1 所示@@温度@@范围的@@上@@限高出@@10%；在@@低温测试@@中@@@@，施加温度@@比@@规格@@下限低@@10%；而@@恒温测试@@的@@施加温度@@一@@般为@@@@25℃。在@@实际使用@@中@@@@，半导体@@产品要在@@各种不同@@的@@环境中@@运作@@，因此@@必须测试@@产品在@@不同@@温度@@下的@@运作情况以@@及@@@@其温度@@裕度@@（Temperature Margin）。以@@半导体@@存储器为@@例@@@@，高温测试@@范围通常@@为@@@@85~90℃，低温测试@@范围为@@@@-5~-40℃。

1 规格@@（Spec）: specification的@@缩写@@，指产品配置@@，即@@制造@@产品时在@@设计@@@@、制作方法上@@或@@对@@所需特性的@@各种规定@@。

速度测试@@又分为@@核心@@（Core）测试@@和@@速率测试@@@@。核心测试@@主要测试@@试验样品的@@核心运作@@，即@@是否能顺利实现原计划的@@目标功能@@。以@@半导体@@存储器为@@例@@@@，由于@@其主要功能是信息@@的@@存储@@，测试@@的@@重点便是有@@关信息@@存储单元@@@@的@@各项参数@@。速率测试@@则是测量样品的@@运作速率@@，验证产品是否能按照目标速度运作@@。随着@@对@@高速运转半导体@@产品需求的@@增加@@，速率测试@@目前@@@@正变得越来越重要@@@@。

运作模式测试@@细分为@@直流测试@@@@（DC Test）、交流@@测试@@@@（AC Test）和@@功能测试@@@@（Function Test）：直流测试@@验证直流电流和@@电压参数@@；交流@@测试@@@@（AC Test）验证交流@@电流的@@规格@@@@，包括@@产品的@@输入和@@输出转换时间等@@运作特性@@；功能测试@@则验证其逻辑功能是否正确运作@@。以@@半导体@@存储器为@@例@@@@，功能测试@@就@@是@@指测试@@存储单元@@@@@@（Memory cell）与@@存储器周围电路@@逻辑功能是否能正常运作@@。

#3 晶圆@@测试@@@@
晶圆@@测试@@@@的@@对@@象是晶圆@@@@，而@@晶圆@@由许多芯片组成@@@@，测试@@的@@目的@@@@便是检验这些芯片的@@特性@@和@@品质@@。为@@此@@，晶圆@@测试@@@@需要连接@@测试@@机和@@芯片@@，并向芯片施加电流和@@信号@@@@。

完成封装@@的@@产品@@会形成像锡@@球@@（Solder Ball）一@@样的@@引脚@@（Pin），利用这些引脚可以@@轻而@@易举完成与@@测试@@机的@@电气连接@@@@@@。但@@在@@晶圆@@状态下@@，连接@@两者就@@需要采取一@@些特殊的@@方法@@，比@@如@@@@探针@@卡@@（Probe Card）。

如@@图@@@@2所示@@，探针@@卡是被测晶圆@@和@@@@测试@@机的@@接口@@，卡上@@有@@很多探针@@@@2可以@@将测试@@机通讯接口和@@晶圆@@的@@焊盘直接连接@@起来@@，卡内还布置了@@很多连接@@探针@@与@@测试@@机的@@连接@@线材@@。探针@@卡固定@@在@@测试@@头上@@@@，晶圆@@探针@@台@@通过使探针@@卡与@@晶圆@@焊盘点精准接触@@，完成测试@@@@。

2 探针@@: 与@@晶圆@@焊盘进行电气连接@@@@和@@直接接触@@的@@针状物@@。

图@@2 : 晶圆@@测试@@@@系统模式图@@@@（ⓒ HANOL出版社@@/photograph.Formfactor）

将晶圆@@正面朝上@@装载后@@@@，再把图@@@@2右@@侧的@@探针@@卡反过来使针尖朝下@@，实现与@@晶圆@@焊盘的@@准确对@@位@@@@。这时@@，温度@@调节设备@@根据@@@@测试@@所需温度@@条件@@，施加相应温度@@@@。测试@@系统通过探针@@卡传送电流和@@信号@@@@，并导出芯片讯号@@，从@@而@@读取测试@@结果@@。

探针@@卡要根据@@@@被测芯片的@@焊盘布局和@@晶圆@@芯片排布制作@@，即@@探针@@与@@被测晶圆@@焊盘布局要一@@致@@。而@@且@@@@，要按照芯片排列@@，反复排布探针@@@@。其实@@，在@@实际操作中@@@@，仅凭一@@次@@接触是无法测试@@晶圆@@的@@所有@@芯片的@@@@。因此@@，在@@实际量产过程中@@要反复接触@@2~3次@@。

一@@般来讲@@，晶圆@@测试@@@@依次@@按照@@“电气参数监控@@（EPM） → 晶圆@@老化@@@@（Wafer Burn in） → 测试@@ → 维修@@（Repair） → 测试@@”顺序进行@@。下面@@，我们来详细讲解一@@下晶圆@@测试@@@@的@@具体工序@@。

◎ 电气参数监控@@（EPM，Electrical Parameter Monitoring）
测试@@可以@@筛选出不良产品@@，又可以@@反馈正在@@研发或@@量产中@@的@@产品@@缺陷@@@@，从@@而@@进行改善@@。相比@@而@@言@@，电气参数监控@@的@@主要目的@@@@是后@@者@@，即@@通过评价分析@@产品单位@@@@@@188足彩外@@围@@app 的@@电气特性@@，对@@晶圆@@的@@制作工序提供@@反馈@@。具体来说@@，就@@是@@在@@进入正式晶圆@@测试@@@@前@@@@，采用@@电学方法测量晶体管的@@特性@@和@@接触电阻@@，验证被测产品是否满足设计@@和@@@@@@188足彩外@@围@@app 部门提出的@@基本特性@@。从@@测试@@的@@角度来看@@，就@@是@@利用@@188足彩外@@围@@app 的@@电学性能提取直流参数@@（Parameter），并监控各单位@@@@@@188足彩外@@围@@app 的@@特性@@。

◎ 晶圆@@老化@@@@（Wafer Burn in）

图@@3：产品使用@@时间与@@不良率@@（ⓒ HANOL出版社@@）

图@@3以@@时间函数揭示了@@产品生命周期@@中@@的@@不良率@@ [曲线呈现出如@@同浴缸的@@形状@@，故被称@@作浴盆曲线@@（Bath-Tub Curve）] ：早期@@失效@@（Early failure）期@@，产品因制作过程中@@的@@缺陷@@所导致的@@失效率较@@高@@@@；制造@@上@@的@@缺陷@@消失后@@@@，产品进入偶然失效@@（Random failure）期@@，在@@此期@@间@@，产品的@@失效率降低@@；产品老化@@磨损后@@进入耗损@@（Wear out）失效期@@@@，失效率明显再次@@上@@升@@。可见@@，如@@果完成产品后@@立即@@提供@@给@@客户@@，早期@@失效@@会增加客户的@@不满@@，造成退货等@@产品问题的@@可能性也很大@@。

“老化@@（Burn in）”的@@目的@@@@就@@是@@为@@识别产品的@@潜在@@缺陷@@@@，提前@@发现产品的@@早期@@失效@@状况@@。晶圆@@老化@@@@是在@@晶圆@@产品上@@施加温度@@@@、电压等@@外@@界刺激@@，剔除可能发生早期@@失效@@的@@产品@@的@@过程@@@@。

◎ 晶圆@@测试@@@@
在@@晶圆@@老化@@@@@@（Wafer Burn in）测试@@剔除早期@@失效@@产品后@@使用@@探针@@卡进行晶圆@@测试@@@@@@。晶圆@@测试@@@@是在@@晶圆@@上@@测试@@芯片电学性能的@@工序@@。其主要目的@@@@包括@@@@：提前@@筛选出不良芯片@@、事先剔除封装@@@@/组装@@3过程中@@可能产生的@@不良产品并分析@@其原因@@、提供@@工序反馈信息@@@@，以@@及@@@@通过晶圆@@级验证@@（Wafer Level Verification）提供@@188足彩外@@围@@app 与@@设计@@上@@的@@反馈等@@@@。

在@@晶圆@@测试@@@@中@@筛选出的@@部分不良单元@@@@4，将会在@@我们下面@@要讲到@@的@@维修@@@@（Repair）过程中@@被备用单元@@@@（Redundancy cell）替换@@。为@@测试@@这些备用单元@@是否能正常工作@@，以@@及@@@@芯片能否成为@@@@符合规格@@的@@良品@@，在@@维修@@工序后@@@@，必须重新进行一@@次@@晶圆@@测试@@@@@@。

3 组装@@ : 与@@基板或@@系统实现电气或@@直接连接@@@@、组装@@的@@工序@@；
4单元@@（Cell）: 为@@在@@记忆@@188足彩外@@围@@app 存储信息@@@@（Data）所需的@@最小单位@@@@的@@单元@@数组@@；DRAM存储单元@@@@（Cell）由一@@个晶体管@@（Transistor）和@@一@@个电容@@器@@@@（Capacitor）组成@@；

◎ 维修@@（Repair）
维修@@作为@@内存半导体@@测试@@@@中@@的@@一@@道工序@@，是通过维修@@算法@@（Repair Algorithm），以@@备用单元@@取代不良单元@@的@@过程@@@@。假设在@@晶圆@@测试@@@@中@@发现@@DRAM 256bit内存的@@其中@@@@@@1bit为@@不良@@，该产品就@@成了@@@@255bit的@@内存@@。但@@如@@果经@@维修@@工序@@，用备用单元@@替换@@不良单元@@@@，255bit的@@内存@@就@@又重新成了@@@@256bit的@@内存@@，可以@@向消费者正常销售@@。可见@@，维修@@工序可以@@提高产品的@@良率@@，因此@@，在@@设计@@半导体@@存储器时@@，会考虑备用单元@@的@@制作@@，并根据@@@@测试@@结果以@@备用单元@@取代不良单元@@@@。当然@@，制作备用单元@@就@@意味着要消耗更多的@@空间@@，这就@@需要加大芯片的@@面积@@。因此@@，我们不可能@@制作可以@@取代所有@@不良内存的@@充足的@@备用@@单元@@@@（比@@如@@@@可以@@取代所有@@@@256bit的@@备用@@256bit等@@）。要综合考虑工艺@@能力@@@@，选择可以@@最大程度地提升良率的@@数量@@@@。如@@果工艺@@能力@@强@@，不良率少@@，便可以@@少做备用单元@@@@，反之则需要多做@@。

维修@@可分为@@@@列@@（Column）单位@@@@和@@行@@（Row）单位@@@@：备用列取代不良单元@@所在@@的@@列@@；备用行取代不良单元@@所在@@的@@行@@。

DRAM的@@维修@@要先切断不良单元@@的@@列或@@行@@，再连接@@备用列或@@行@@。维修@@可分为@@@@激光@@@@维修@@@@和@@电子保险丝@@（e-Fuse）维修@@。激光@@@@维修@@@@，顾名思义@@，就@@是@@用激光@@@@烧断与@@不良单元@@的@@连接@@@@。这要求先脱去晶圆@@焊盘周围连线的@@保护层@@（Passivation layer），使连接@@线裸露出来@@。由于@@完成封装@@后@@@@的@@芯片表@@面@@会被各种封装@@材料所包裹@@，激光@@@@维修@@@@方法只能用于@@晶圆@@测试@@@@@@。电子保险丝维修@@则采用@@在@@连接@@线施加高电压或@@电流的@@方式断开不良单元@@@@。这种方法与@@激光@@@@维修@@@@不同@@@@，它通过内部电路@@来完成维修@@@@，不需要脱去芯片的@@保护膜@@。因此@@，除晶圆@@测试@@@@外@@@@，该方法在@@封装@@测试@@@@中@@也可使用@@@@。

#4 封装@@测试@@@@
在@@晶圆@@测试@@@@中@@被判定为@@良品的@@芯片@@，经@@封装@@工序后@@需要再进行封装@@测试@@@@@@，因为@@@@这些芯片在@@封装@@工序中@@有@@可能发生问题@@。而@@且@@@@，晶圆@@测试@@@@同时@@测试@@多个芯片@@@@，测试@@设备@@性能上@@的@@限制可能导致其无法充分测试@@目标参数@@。与@@此相反@@@@，封装@@测试@@@@以@@封装@@为@@单位@@@@进行测试@@@@，对@@测试@@设备@@的@@负荷相对@@较@@小@@，可以@@充分测试@@目标参数@@，从@@而@@选出符合规格@@的@@良品@@。

封装@@测试@@@@方法如@@图@@@@@@4所示@@：先把@@“03”的@@封装@@引脚@@（Pin，图@@中@@为@@锡@@球@@）朝下装入封装@@测试@@@@插座内@@，使引脚与@@插座内的@@引脚对@@齐@@，然后@@@@再将封装@@测试@@@@插座固定@@到@@封装@@测试@@@@板@@（Package Test Board）上@@进行测试@@@@。

图@@4：封装@@测试@@@@系统@@（ⓒHANOL出版社@@/ photograph.NST, SENSATA）

◎ 老化@@测试@@@@（Test During Burn In，TDBI）
前@@边也提到@@过@@，“老化@@（Burn in）”是为@@了@@提前@@发现产品的@@早期@@失效@@@@，向晶圆@@产品施加温度@@@@、电压等@@外@@界刺激@@的@@工序@@。这一@@工序既可在@@晶圆@@测试@@@@中@@进行@@，也可在@@封装@@测试@@@@阶段进行@@。封装@@后@@@@实施的@@@@“老化@@”被称@@为@@老化@@测试@@@@@@（TDBI）。大部分半导体@@产品在@@晶圆@@和@@@@封装@@测试@@@@均进行老化@@测试@@@@@@，以@@便更加全面地把握产品的@@特性@@@@，寻找缩减老化@@时间和@@工序数量的@@条件@@。可见@@，老化@@对@@于量产来说是@@一@@道最有@@效的@@工序@@。

◎ 测试@@
这是@@验证数据@@手册@@@@5中@@定义的@@运作模式在@@用户环境中@@能否正常工作的@@流程@@。通过温度@@测试@@@@，检验产品交流@@@@/直流参数的@@缺陷@@@@，以@@及@@@@单元@@@@&外@@围电路@@@@（Cell & Peri）区域的@@运作是否满足客户要求的@@规格@@@@。此时@@，需要在@@比@@数据@@手册@@中@@规定的@@条件更为@@恶劣的@@条件下@@，甚至@@是最糟糕的@@条件下进行测试@@@@。

5 数据@@手册@@（Data Sheet）：定义半导体@@产品基本配置与@@特性等@@具体信息@@的@@文件@@。

◎ 外@@观@@（Visual）检测@@
完成所有@@测试@@后@@@@，需通过激光@@@@打标@@（Laser Marking）把测试@@结果和@@速率特性@@（尤其@@是需要区分速率时@@）记录在@@产品封装@@的@@表@@面@@。经@@封装@@测试@@@@和@@激光@@@@打标后@@@@，将良品装入封装@@托盘@@（Tray），产品即@@可出厂@@了@@@@。当然@@，在@@出厂@@前@@@@，还要进行最后@@@@一@@道测试@@@@——外@@观@@测试@@@@，以@@剔除外@@观@@上@@的@@缺陷@@@@。外@@观@@检测@@主要查看是否有@@龟裂@@、打标错误@@、装入错误的@@托盘等@@问题@@；锡@@球方面主要检查球是否被压扁@@，或@@球是否脱落等@@问题@@。

本文转载自@@@@：SK海力士@@微@@信公众号@@@@

Omdia：2023年@@全球@@半导体@@进入调整期@@@@

judy — Mon, 08 May 2023 07:08:18 +0000

2022年@@，半导体@@市场@@达历史新高@@，总收入达到@@@@@@5957亿美元@@@@，略高于@@@@2021年@@创纪录的@@@@5928亿美元@@@@收入@@。但@@根据@@@@@@Omdia的@@最新研究调查显示@@@@，半导体@@市场@@已连续四个季度下滑@@，半导体@@市场@@在@@@@@@目前@@@@的@@状态下绝非创纪录的@@一@@年@@@@。2022年@@第@@@@四季度@@比@@上@@季度收缩了@@@@9%，是当前@@经@@济低迷期@@的@@最大跌幅@@。2022年@@第@@@@四季度@@的@@@@收入为@@@@1324亿美元@@@@，仅为@@@@2021年@@第@@@@四季度@@创纪录季度收入@@1611亿美元@@@@的@@@@82%。

在@@2021年@@，所有@@主要应用领域@@的@@收入均以@@两位@@数的@@速度增长@@，从@@有@@线通信行业的@@@@11%增长到@@电子消费品行业半导体@@的@@@@@@36%。2022 年@@创纪录的@@@@收入喜忧参半@@，其中@@@@汽车@@半导体@@市场@@同比@@增长@@@@ 21%。另一@@方面@@是数据@@处理@@领域@@@@，由于@@市场@@对@@@@ PC 和@@其他应用程序的@@需求减弱@@，该领域@@同比@@下降@@@@@@ 6%。在@@当前@@经@@济低迷期@@@@，存储器市场@@遭受的@@打击最大@@。其在@@@@2021年@@第@@@@三@@季度达到@@@@创纪录的@@@@465亿美元@@@@，而@@在@@@@21年@@第@@@@四季度@@，收入仅为@@@@该数字的@@@@52%，仅带来@@241亿美元@@@@。

DRAM高级首席分析@@师@@Lino jeong评论道@@：“存储器市场@@销量的@@大幅下降@@可归因于以@@下三@@个原因@@。一@@，随着@@新冠疫情的@@结束@@，信息@@技术需求会迅速减少@@。二@@，由于@@存储器制造@@商在@@需求拐点的@@投资创历史新高@@，导致库存过剩@@。三@@，由于@@各国央行利率上@@调@@，导致宏观经@@济收缩和@@信息@@技术需求放缓@@。尤其@@是在@@@@2022年@@第@@@@四季度@@，由于@@供应商试图@@扩大@@销售以@@减少过剩库存@@，导致价格大幅下跌@@。据@@Omdia估计@@，在@@今年@@@@第@@@@一@@季度@@@@，该趋势将继@@续保持@@。”

收入最高的@@两家半导体@@公司@@保持处于前@@两名@@，但@@其收入总共比@@@@2021年@@低了@@近@@240亿美元@@@@。在@@前@@五名中@@@@，存储器公司@@@@——SK海力士@@（SK Hynix）和@@美光@@@@（Micron）均下滑@@1位@@，而@@高通@@（Qualcomm）和@@博通@@（Broadcom）各上@@升@@1位@@。AMD的@@排名@@上@@升最多@@，与@@2021年@@相比@@@@，上@@升了@@三@@位@@@@，这主要是由于@@其收购了@@@@Xilinx，增加了@@近@@50亿美元@@@@的@@@@收入@@。

文章来源@@@@：Omdia

Gartner预测@@：全球半导体@@收入将下降@@@@@@ 11%

judy — Thu, 27 Apr 2023 06:25:35 +0000

文章来源@@@@：半导体@@行业观察@@（ID：icbank）

根据@@@@ Gartner, Inc.的@@最新预测@@@@，2023 年@@全球@@半导体@@收入预计@@将下降@@@@@@ 11.2%。到@@ 2022 年@@，市场@@总额将达@@到@@@@@@ 5996 亿美元@@@@，比@@ 2021 年@@边际增长@@ 0.2%。

半导体@@市场@@的@@短期@@前@@景进一@@步恶化@@。预计@@ 2023 年@@全球@@半导体@@收入总额将达@@到@@@@@@ 5320 亿美元@@@@（见表@@@@ 1）。

“随着@@经@@济逆风持续@@，疲软的@@终端市场@@电子产品需求正从@@消费者蔓延至@@企业@@，造成不确定的@@投资环境@@。此外@@@@，芯片供过于求导致库存增加和@@芯片价格下降@@@@，正在@@加速今年@@@@半导体@@市场@@的@@下滑@@，” Gartner 实践副总裁@@Richard Gordon表@@示@@。

内存收入将在@@@@@@ 2023 年@@下降@@@@ 35.5%

存储器行业正在@@应对@@产能过剩和@@库存过剩@@，这将在@@@@ 2023 年@@继@@续对@@平均售价@@ (ASP) 造成巨大压力@@。存储器市场@@预计@@总额为@@@@@@ 923 亿美元@@@@，到@@ 2023 年@@下降@@@@ 35.5%。然而@@@@，它是有@@望在@@@@ 2024 年@@以@@@@ 70% 的@@增幅反弹@@。

尽管@@ DRAM 供应商的@@位@@元生产持平@@，但@@由于@@终端设备@@需求疲软@@和@@高库存水@@平@@，DRAM 市场@@在@@@@ 2023 年@@的@@@@大部分时间里将出现严重供过于求@@。Gartner 分析@@师预计@@@@ DRAM 收入将在@@@@ 2023 年@@下降@@@@ 39.4% 至@@ 476 亿美元@@@@。市场@@将在@@@@ 2024 年@@转向供应不足@@，随着@@价格反弹@@，DRAM 收入将增长@@@@ 86.8%。

在@@接下来@@的@@六个月@@里@@，Gartner 预计@@ NAND 市场@@的@@动态将与@@@@ DRAM 市场@@类似@@。需求疲软@@和@@大量供应商库存将造成供过于求@@，导致价格大幅下跌@@。因此@@，NAND 收入预计@@到@@@@@@ 2023 年@@将下降@@@@@@ 32.9% 至@@ 389 亿美元@@@@。到@@ 2024 年@@，由于@@供应严重短缺@@，NAND 收入预计@@将增长@@@@ 60.7%。

Gordon 表@@示@@：“未来@@十年@@@@，半导体@@行业将面临许多长期@@挑战@@。“过去@@几十年@@的@@@@高容量@@、高价值@@内容市场@@驱动@@力即@@将结束@@，尤其@@是在@@@@缺乏技术创新的@@@@个人@@电脑@@@@、平板电脑和@@智能手机市场@@@@。”

此外@@@@，COVID-19 和@@中@@美贸易紧张局势加速了@@去全球化趋势和@@技术民族主义的@@兴起@@。“今天的@@半导体@@被视为@@国家安全问题@@，”戈登说@@。“世界各国政府都在@@争先恐后@@地建立半导体@@和@@电子供应链@@的@@自@@给@@自@@足@@。这正在@@引领全球对@@岸外@@包计划的@@激励@@。”

半导体@@需求的@@碎片化@@

个人@@电脑@@、平板电脑和@@智能手机半导体@@市场@@停滞不前@@@@。到@@ 2023 年@@，合并后@@的@@市场@@将占@@半导体@@收入的@@@@ 31%，总额为@@@@ 1676 亿美元@@@@。“这些大容量市场@@已经@@饱和@@@@，并成为@@@@缺乏引人注目的@@@@技术创新的@@@@替代市场@@@@，”戈登说@@。

与@@此同时@@@@，汽车@@和@@工业@@@@、军用@@/民用航空航天半导体@@市场@@都将实现增长@@。汽车@@半导体@@市场@@预计@@将增长@@@@ 13.8%，到@@ 2023 年@@达到@@@@@@ 769 亿美元@@@@。

未来@@，将会有@@更多但@@更小的@@终端市场@@@@。终端市场@@将更加分散@@，增长点将来自@@汽车@@@@、工业@@、物联网@@和@@军事@@/航空航天等@@多个不同@@领域@@@@。

“终端市场@@需求受消费者可自@@由支配支出的@@影响较@@小@@，而@@受企业资本支出的@@影响较@@大@@。供应链@@将更加复杂@@，涉及@@更多的@@中@@介机构和@@不同@@的@@市场@@渠道@@，为@@了@@满足不同@@的@@终端市场@@需求@@，将需要不同@@类型的@@能力@@@@，”戈登说@@。

半导体@@复苏@@不如@@预期@@@@

继@@台@@积电@@下修全年@@半导体@@景气展望@@@@，联电共同总经@@理王石昨日@@也下修稍早提出的@@全年@@半导体@@产业展望@@@@，预估整体半导体@@景气@@（不含记忆体@@）由原预估下滑低个位@@数@@（1~3%），下修至@@约衰退中@@个位@@数@@（4~6%）；晶圆@@代工@@产业年@@减中@@个位@@数@@（4~6%），也下修至@@高个位@@数衰退@@（7~9%）

王石强调@@，原本期@@@@待下半年@@@@景气复苏@@，但@@目前@@@@为@@@@止@@，还看不出任何强劲复苏迹象@@，产业库存去化速度比@@预期@@还慢@@。王石坦言@@，产业复苏较@@原先预期@@慢@@，本季整体需求前@@景依旧低迷@@，预期@@客户将持续进行库存调整@@，「今年@@@@是具挑战的@@一@@年@@@@」。

王石不讳言@@，产业复苏较@@原先预期@@慢@@，本季包括@@消费性电子@@、计算机@@、通讯与@@车用@@等@@应用估将持稳@@，但@@还未看到@@未来@@几个月@@需求可望强劲复苏的@@迹象@@，所幸@@车用@@及@@工业@@用订单仍维持高档@@。

市场@@关注晶圆@@代工@@成熟制程报价走势与@@联电后@@续订价策略@@，王石强调@@，在@@面对@@挑战时@@，联电不是只着重于价格@@，还提供@@客户技术与@@产能支持@@，本季产品平均单价将维持稳定@@。

车用@@半导体@@也将崩盘@@？

台@@积电@@日@@前@@于法说会释出前@@景不如@@预期@@的@@讯息后@@@@，摩根士丹利@@（大摩@@）证券最新报告@@中@@直指@@，车用@@半导体@@景气下行风险大增@@，特别是车用@@@@MOSFET需求疲软@@、车用@@电源管理@@IC厂@@丧失定价能力@@@@，看淡硅@@力@@、合晶等@@相关台@@厂@@@@，分别给@@与@@@@「劣于大盘@@」及@@「中@@立@@」评等@@@@。

车用@@领域@@前@@景动荡@@，相关科技业者近来@@纷纷释出需求转疲的@@预期@@@@。如@@生产车用@@微@@控制器@@（MCU），以@@65纳米@@制程为@@主的@@台@@积电@@日@@前@@在@@法说会中@@即@@坦言@@，车用@@半导体@@需求目前@@@@虽稳健@@，但@@下半年@@@@将转弱@@。

力积电也表@@示@@@@，车用@@MOSFET和@@绝缘闸极双极性晶体管@@（IGBT）需求正在@@下滑@@。56%的@@营收贡献@@来自@@车用@@相关产品@@（主要为@@@@MOSFET）的@@合晶则说@@，全球整合@@188足彩外@@围@@app 厂@@（IDM）客户今年@@@@下半年@@@@需求将与@@上@@半年@@相同@@，显示@@下半年@@@@景气复苏力道相对@@有@@限@@。

大摩@@进行产业访查后@@指出@@@@，车用@@MOSFET供给@@不再紧俏@@，更糟糕的@@是需求还转趋疲软@@。合晶也认为@@@@部分业务面临逆风@@，且@@下半年@@@@复苏力度有@@限@@；另一@@方面@@，车用@@电源管理@@IC和@@类比@@@@IC业者也持续面临价格下行压力@@。

所幸@@，并非所有@@车用@@次@@产业前@@景都趋于悲观@@。大摩@@从@@供应链@@了@@解到@@@@，电源解决方案供应商认为@@@@@@，汽车@@制造@@商仍在@@与@@@@IGBT供应商签署@@2024年@@的@@@@合作备忘录@@（MOU），因为@@@@逆变器的@@@@IGBT需求仍然稳定@@，部分客户甚至@@仍要求@@2024年@@IGBT供应量比@@目前@@@@增加@@30%至@@50%。

除了@@@@车用@@@@IGBT需求居高不下之外@@@@，车用@@MCU同样@@也是供需求较@@为@@紧俏的@@一@@环@@，目前@@@@车用@@@@MCU在@@用量和@@价格上@@尚未出现下滑的@@情况@@。

全年@@来看@@，王石坦言@@，今年@@@@是具挑战的@@一@@年@@@@，随着@@市况复苏比@@预期@@慢@@，联电调降今年@@@@全球@@半导体@@与@@晶圆@@代工@@业营收预估@@，预期@@半导体@@业营收将年@@减@@4%至@@6%，减幅高于@@原估的@@@@1%至@@3%；晶圆@@代工@@业产营收将年@@减@@7%至@@9%，减幅较@@原估的@@@@4%至@@6%扩大@@。

王石强调@@，即@@使@@主要终端市场@@需求疲弱@@，联电的@@车用@@和@@工业@@产品依持续成长@@，特别是车用@@@@业务首季营收贡献@@达@@17%，在@@汽车@@电子化和@@自@@动驾驶驱动@@下@@，正向看待车用@@@@IC含量持续增加@@，车用@@产品将是公司@@未来@@重要@@营收来源@@和@@成长主动能@@，联电会同步强化与@@关键车用@@客户的@@长约合作@@。

即@@便市况发展不如@@预期@@@@，联电仍评估营运有@@机会于第@@@@1季落底@@，第@@2季在@@消费@@、通讯及@@车用@@需求可望持稳@@，以@@及@@@@OLED驱动@@IC、数位@@电视及@@@@WiFi带动下@@，22纳米@@及@@@@28纳米@@制程未来@@几个月@@情况应可改善@@，虽仍未见到@@强劲复苏的@@迹象@@，但@@有@@信心产能利用率在@@上@@述应用驱动@@下@@，有@@望逐季增@@加@@，力拼达到@@@@@@80%左@@右@@@@。

展望@@未来@@@@，联电强调@@，将持续专注跨逻辑和@@特殊制程平台@@的@@差异化方案@@，如@@eHV、RFSOI、BCD，以@@提升未来@@业务成长@@，并扩大@@在@@半导体@@产业的@@影响力@@。

另一@@方面@@，随着@@南科@@Fab 12A厂@@区新产能开出@@，联电第@@@@2季晶圆@@产能估达@@263万片@@8吋约当晶圆@@@@，季增@@4.12%、年@@增@@3.88%。

谈到@@地缘政治是否影响客户评估供应链@@稳定性@@，联电说明@@，公司@@在@@大陆@@、台@@湾@@、新加坡及@@日@@本@@等@@地都有@@生产据@@点@@，具备多元分散产能优势@@，与@@客户合作也能有@@更多的@@选择@@。

2022年@@中@@国@@@@半导体@@产业投资额达@@1.5万亿元人民币@@@@

judy — Thu, 06 Apr 2023 09:09:08 +0000

近年@@来@@，由于@@美国对@@中@@国@@半导体@@制裁加剧@@，中@@国@@在@@半导体@@领域@@面临更加严峻的@@局面@@。为@@了@@应对@@这种情况@@，中@@国@@在@@半导体@@领域@@实施了@@多项扶持政策@@，例如@@@@财政补贴@@、税收优惠@@、技术创新支持等@@@@，以@@促进半导体@@产业的@@发展@@。其中@@@@，最重要@@的@@一@@环是加大对@@半导体@@产业的@@投资@@，提高半导体@@自@@主可控水@@平@@。

根据@@@@CINNO Research统计数据@@@@显示@@@@@@，2022年@@中@@国@@@@（含台@@湾@@@@）半导体@@项目投资金额高达@@1.5万亿元人民币@@@@，半导体@@产业延续高投资态势@@。随着@@对@@半导体@@产业的@@大力支持和@@投资@@，以@@及@@@@半导体@@企业的@@快速发展@@，为@@中@@国@@在@@半导体@@领域@@的@@自@@主可控能力@@提供@@了@@强有@@力的@@支撑@@。

半导体@@行业内部资金细分流向来看@@：

2022年@@中@@国@@@@（含台@@湾@@@@）半导体@@行业内投资资金主要流向芯片设计@@@@，金额超@@5,600亿人民币@@，占比@@约为@@@@37.3%；晶圆@@制造@@@@投资金额超@@@@@@3,800亿人民币@@，占比@@约为@@@@25.3%；材料投资金额超@@@@@@3,000亿人民币@@，占比@@约为@@@@20.1%；封装@@测试@@@@投资金额超@@@@@@1,300亿人民币@@，占比@@约为@@@@8.9%；设备@@投资金额约@@360亿人民币@@，占比@@约为@@@@2.4%。

半导体@@材料投资项目领域@@主要以@@硅@@片@@、SiC/GaN、IC载板@@、电子化学品及@@电子气体@@项目为@@主@@，合计约占项目规模的@@@@71.3%。

从@@半导体@@产业投资地域分布来看@@，共涉及@@@@28个省市@@（含直辖市@@）地区@@，其中@@@@投资资金占比@@@@10%以@@上@@@@的@@有@@台@@湾@@@@、江苏@@、广东三@@个地区@@@@；投资资金排名@@前@@@@五个地区@@占比@@约为@@@@总额的@@@@65.8%；从@@内外@@资分布看@@，内资资金占比@@为@@@@75.8%，台@@资占比@@为@@@@23.8%，日@@韩资金占比@@为@@@@0.38%。

细分到@@半导体@@行业材料领域@@@@，根据@@@@CINNO Research统计数据@@@@，2022年@@中@@国@@@@（含台@@湾@@@@）半导体@@行业投资资金按项目类别来看硅@@片投资占比@@最高@@，占比@@约为@@@@34.7%，投资金额超@@@@1,000亿人民币@@；投资超@@200亿人民币@@金额的@@项目分别为@@@@SiC/GaN、IC载板@@、电子化学品及@@电子特气等@@项目@@。

文章来源@@@@：Cinno

半导体@@

2023年@@全球@@半导体@@进入调整期@@@@

judy — Thu, 30 Mar 2023 06:33:37 +0000

文章来源@@@@： Omdia

半导体@@前@@端工艺@@@@@@：第@@六篇@@（完结篇@@）：金属@@布线@@ —— 为@@半导体@@注入生命的@@连接@@@@

judy — Mon, 27 Mar 2023 06:36:13 +0000

在@@前@@几篇文章中@@@@，我们详细讲解了@@氧@@化@@@@、光@@刻@@、刻蚀@@、沉积@@等@@工艺@@@@@@。经@@过上@@述工艺@@@@，晶圆@@表@@面会形成各种半导体@@@@188足彩外@@围@@app 。SK海力士@@等@@半导体@@制造@@商会让晶圆@@表@@面布满晶体管和@@电容@@@@（Capacitor）1；而@@代工厂@@或@@@@CPU制造@@商则会让晶圆@@底部排列鳍式场效电晶体@@@@（FinFET）2等@@三@@维@@晶体管@@。

1电容@@（Capacitor）：蓄电池等@@储存电荷@@（电能@@）的@@设备@@@@，用于@@各种电子产品@@。在@@本文中@@@@，电容@@指半导体@@数据@@的@@存储设备@@@@。
2鳍式场效电晶体@@（FinFET，Fin Field-Effect Transistor）：三@@维@@MOSFET的@@一@@种@@，因电晶体形状与@@鱼鳍相似而@@得名@@。

图@@1: 电子元器件区域与@@金属@@布线@@区域@@（摘自@@@@：Cepheiden，查看原文@@）

单独的@@元器件若不经@@连接@@@@，则起不了@@任何作用@@。如@@果不把电子线路板上@@的@@元器件焊接起来@@，它们就@@无法工作@@。同样@@地@@，晶圆@@上@@的@@晶体管若没有@@相互连接@@起来@@，也起不了@@任何作用@@。只有@@把晶体管与@@外@@部电源连接@@起来@@，它们才能各司其职@@，正常执行把已处理@@过的@@数据@@@@传输到@@下一@@个环节等@@各种工作@@。可见@@，晶圆@@上@@的@@元器件与@@电源以@@及@@@@其他元器件之间@@的@@连接@@是必要的@@@@。更何况@@，半导体@@本身就@@是@@一@@个@@“集成电路@@@@”，各个元器件之间@@需要通过电能@@来@@“交流@@”信息@@。根据@@@@半导体@@电路@@图@@连接@@电路@@的@@过程@@@@，就@@是@@本篇要讲的@@@@“金属@@布线@@”工艺@@。

相同的@@元器件@@，用不同@@的@@方式连接@@@@，也能形成不同@@的@@半导体@@@@（CPU、GPU等@@）。可以@@说@@，金属@@布线@@是赋予半导体@@工艺@@@@“目的@@@@”的@@一@@个过程@@。

图@@2：以@@金属@@布线@@@@（黄色部分@@）连接@@电子元器件层@@（红色@@部分@@）（图@@中@@省略了@@部分结构@@）（摘自@@@@：查看原文@@）

本篇要讲的@@金属@@布线@@工艺@@@@，与@@前@@面提到@@的@@光@@刻@@@@、刻蚀@@、沉积@@等@@独立的@@工艺@@不同@@@@@@。在@@半导体@@制程中@@@@@@，光@@刻@@、刻蚀@@等@@工艺@@@@@@，其实@@是为@@了@@金属@@布线@@才进行的@@@@。在@@金属@@布线@@过程中@@@@，会采用@@很多与@@之前@@的@@电子元器件层性质不同@@的@@配线材料@@（金属@@）。

换言之@@，不像刻蚀@@工艺@@有@@专门的@@@@“刻蚀@@设备@@@@”，金属@@布线@@环节没有@@其专门的@@@@“设备@@”，而@@是要综合使用@@各个工艺@@环节的@@设备@@@@@@：如@@移除残余材料时@@，使用@@刻蚀@@设备@@@@@@；添加新材料时@@，使用@@沉积@@设备@@@@；每道工艺@@之间@@@@，则通过光@@刻@@设备@@进行光@@刻@@@@。

导线@@与@@元器件的@@连接@@@@：接触孔@@
连接@@电子线路板时@@，要先用电线连接@@电子线路板上@@的@@各个电子元器件后@@@@，再进行焊接@@。但@@半导体@@制程需要从@@下往上@@一@@层一@@层堆叠@@@@。因此@@，要先做好元器件层后@@@@，在@@其上@@层生成接触孔@@@@@@（Contact，连接@@元器件与@@导线@@@@），然后@@@@再进行金属@@布线@@@@。

图@@3：生成接触孔@@@@时@@，钨@@（W）的@@作用与@@金属@@阻挡层@@的@@作用@@@@（摘自@@@@：Cepheiden，查看原文@@）

或@@许有@@些读者会好奇@@：为@@什么不跳过@@“接触孔@@”，直接把金属@@与@@元器件连接@@起来@@？这还要从@@半导体@@的@@@@微@@细化说起@@。在@@上@@一@@篇中@@@@，我们提到@@了@@衡量沟槽填充程度的@@沟槽填充@@（Gap fill）能力@@。若使用@@铝等@@配线材料@@，一@@旦穿孔稍深一@@些@@，就@@算@@“沉积@@”得再好@@，也无法把沟槽完全填充好@@，从@@而@@容易生产出一@@些中@@间@@有@@空隙的@@不良导线@@@@。也就@@是@@说@@，如@@果想实现较@@深的@@金属@@布线@@@@（即@@元器件层与@@金属@@布线@@层的@@距离较@@远时@@），就@@需要用钨@@@@（W）等@@沟槽填充能力@@优秀的@@配线材料进行沉积@@@@，提前@@把沟槽填充好@@。或@@者@@，生成接触孔@@@@后@@@@再进行高温处理@@@@。如@@果采用@@铝等@@熔点较@@低的@@配线材料@@，需要先@@用钨@@形成接合面后@@@@，再连接@@铝导线@@@@。

在@@尺度只有@@头发直径数千分之一@@的@@微@@观世界里@@，很多问题是我们难以@@想象的@@@@。为@@解决这些问题@@，我们必须比@@较@@各种对@@策@@，不断寻找最优的@@方案@@。前@@边提到@@的@@钨@@配线似乎只有@@优点@@，其实@@不然@@。作为@@半导体@@配线材料@@，钨@@远不如@@铜或@@铝@@。钨@@的@@电阻大@@，如@@果用它来充当所有@@配线材料@@，将大幅提高半导体@@的@@@@功耗@@。

金属@@阻挡层@@：减少金属@@与@@金属@@之间@@的@@电阻@@
元器件与@@接触孔@@之间@@需要能起到@@阻挡作用的@@金属@@层@@（金属@@或@@金属@@化合物@@）——金属@@阻挡层@@（Barrier metal）。连接@@不同@@性质的@@物质时@@，接合面的@@电阻@@3会变大@@，令半导体@@的@@@@功耗大幅提高@@。因此@@，在@@半导体@@制程中@@@@@@，有@@效连接@@金属@@与@@非金属@@材料的@@难度相当大@@。形成金属@@阻挡层@@的@@目的@@@@@@，便是实现非金属@@材料与@@金属@@材料间的@@@@“自@@然@@”过渡@@。要形成金属@@阻挡层@@@@，我们要先在@@硅@@表@@面涂敷钛@@（Ti）或@@钴@@（Co）等@@材料@@，使其与@@硅@@发生反应@@生成硅@@化物接触结构@@（Contact Silicide）。这一@@过程被称@@为@@硅@@化工艺@@@@（Silicidation）。

3从@@物理学讲@@，由于@@金属@@与@@硅@@的@@导带@@@@（Conduction band）4 间存在@@能量间隙@@，所以@@@@会产生电阻@@。
4导带@@（Conduction Band）：在@@固体@@能带结构内@@，以@@能级分裂的@@两个带中@@@@，用高带促进固体@@导电@@。

此外@@@@，金属@@阻挡层@@还可以@@在@@各工艺@@中@@保护元器件不受损@@。例如@@@@，铝与@@硅@@@@（Si，晶圆@@的@@主要成分@@）相遇时会发生反应@@@@，导致接合面被破坏@@。因此@@，如@@果想在@@@@元器件层的@@近处排布铝线@@，就@@必须在@@硅@@与@@铝接合面之间@@形成钛化合物等@@阻挡层@@，防止接合面被破坏@@。

图@@4：采用@@铝材料进行金属@@布线@@时@@，金属@@阻挡层@@的@@作用@@

如@@果以@@铜取代铝作为@@配线材料@@，金属@@阻挡层@@的@@作用@@就@@更多了@@@@。铜的@@反应能力@@比@@铝还强@@，可以@@与@@比@@硅@@更稳定的@@二@@氧@@化@@硅@@@@（SiO2）发生反应@@。如@@果铜扩散到@@二@@氧@@化@@硅@@里@@，铜粒子就@@会渗入到@@氧@@化@@膜中@@@@，造成漏电现象@@@@。为@@防止这种情况的@@发生@@，要用钽@@（Ta）在@@铜与@@元器件层接合面形成阻挡层@@。

导线@@：元器件与@@元器件之间@@的@@电线@@
生成接触孔@@@@后@@@@，下一@@步就@@是@@连接@@导线@@@@。在@@半导体@@制程中@@@@@@，连接@@导线@@的@@过程@@与@@一@@般电线的@@生产过程非常相似@@，即@@先制作线的@@外@@皮@@。在@@一@@般的@@电路@@连接@@中@@@@，直接采用@@成品电线即@@可@@。但@@在@@半导体@@制程中@@@@@@@@，需要先@@“制作电线@@”。

图@@5：反应性离子刻蚀@@@@（RIE）与@@镶嵌@@@@（Damascene）工艺@@的@@比@@较@@@@（摘自@@@@:（株@@）图@@书出版@@HANOL出版社@@[半导体@@制造@@技术的@@理解@@@@293p]）

电线的@@制作过程@@因配线材料而@@异@@。如@@果沉积@@铝配线@@，可采用@@在@@前@@几篇文章讲述过的@@刻蚀@@和@@沉积@@工艺@@制作@@：先在@@整张晶圆@@表@@面涂敷金属@@膜@@，再在@@涂敷光@@刻@@胶@@后@@进行曝光@@@@@@，然后@@@@移除残余的@@铝材料@@，最后@@@@在@@铝周围添加各种绝缘材料@@。

然而@@@@，采用@@铜作为@@配线材料时@@，金属@@与@@电介质层的@@沉积@@顺序要反过来@@：即@@先沉积@@电介质层@@，再通过光@@刻@@工艺@@@@刻蚀@@电介质层@@，接着形成铜籽晶层@@（Seed Layer），在@@电介质层之间@@加入铜@@，最后@@@@去除残余铜@@。

有@@些读者可能会好奇@@：只是@@调换了@@沉积@@顺序@@，为@@什么这么重要@@@@？如@@前@@所述@@，采用@@铜布线@@，就@@必须涂敷铜籽晶层@@，为@@此@@又新加入了@@沉积@@和@@电镀@@（Electroplating，以@@铝作为@@配线材料时不需要电镀过程@@）等@@工艺@@@@。日@@后@@@@，为@@攻克铝配线带来的@@技术难题@@，除用铜@@（Cu）来做线材外@@@@，我们还需要研发出更多新的@@@@工艺@@@@。其实@@，早在@@@@100年@@前@@@@，人类就@@知道铜的@@导电性要优于铝@@。那么@@，当时@@为@@什么没有@@把铜用作配线材料@@？因为@@@@，从@@半导体@@制造@@商的@@角度来看@@，要以@@更低廉的@@成本令导线@@用于@@更多的@@晶体管@@，半导体@@制造@@工艺@@也需要同步发展@@，而@@当时@@的@@工艺@@并无法解决铜配材带来的@@新问题@@。

金属@@布线@@越往上@@越厚@@。在@@半导体@@元器件中@@@@，频繁交流@@庞大数据@@的@@元器件之间@@当然@@要近一@@些@@，反之则可以@@远些@@。排列较@@远的@@元器件之间@@@@，可以@@通过上@@层较@@厚的@@金属@@布线@@来进行连接@@@@。

不难看出@@，位@@于上@@层的@@较@@厚金属@@导线@@无需高难度技术做支撑@@。半导体@@制造@@商在@@过去@@制作的@@有@@一@@定厚度的@@铝导线@@到@@如@@今@@也可以@@直接放到@@上@@层@@。也就@@是@@说@@，上@@层布线无需采用@@尖端技术@@，只要沿用以@@往的@@工艺@@即@@可@@。这也是@@半导体@@制造@@商节省投资并缩短工艺@@学习时间的@@一@@个有@@效方法@@。

技术的@@组合@@
上@@述技术并非各自@@独立存在@@@@，而@@是根据@@@@各半导体@@制造@@商的@@不同@@目的@@@@@@，形成各种不同@@组合@@，从@@而@@生产出厂@@商希望制造@@的@@多种半导体@@@@。例如@@@@，与@@SK海力士@@等@@芯片制造@@商@@不同@@@@，台@@积电@@（TSMC）、英特尔@@等@@逻辑半导体@@@@@@@@5制造@@商对@@晶体管的@@电流控制能力@@要求比@@较@@高@@@@。为@@此@@，逻辑半导体@@@@制造@@商采用@@了@@@@FinFET等@@三@@维@@晶体管@@，实现了@@三@@维@@结构的@@电流@@，以@@增加电流通道的@@面积@@。在@@三@@维@@晶体管上@@生成接触孔@@@@@@，当然@@要比@@在@@@@DRAM等@@平面晶体管上@@难度更大@@。图@@6形象地揭示了@@这两种情况@@，左@@图@@是在@@平面电流通道生成接触孔@@@@@@，较@@容易@@；右@@图@@是在@@三@@维@@晶体管上@@生成接触孔@@@@@@@@，较@@难@@。

5逻辑半导体@@@@（logic semiconductors）：CPU、GPU等@@通过处理@@数字数据@@来运行电子设备@@的@@半导体@@@@

图@@6：在@@逻辑半导体@@@@的@@@@FinFET生成接触孔@@@@，要远比@@在@@@@DRAM的@@平面晶体管生成接触孔@@@@难@@。

导线@@的@@金属@@阻挡层@@也一@@样@@，英特尔@@在@@@@其@@7纳米@@工艺@@中@@@@，为@@解决铜的@@电迁移@@@@6现象@@，试图@@用钴配线代替铜@@，却兜了@@好几年@@的@@@@圈子@@。2022年@@，英特尔@@在@@@@4纳米@@工艺@@中@@@@又重新回到@@原点@@，采用@@铜配线@@，试图@@通过用钽@@（Ta）和@@钴金属@@层包裹铜线来攻克技术难关@@。英特尔@@将此称@@为@@@@“强化铜@@（Enhanced Cu）”。

6电迁移@@（EM，Electromigration）：指在@@金属@@导线@@上@@施加电流时@@，移动的@@电荷撞击金属@@原子@@，使其发生迁移的@@现象@@@@。

随着@@半导体@@的@@@@日@@益微@@细化@@，这种新的@@@@挑战将不断出现@@。对@@英特尔@@等@@@@CPU制造@@商来说@@，元器件的@@高速运行至@@关重要@@@@。正是由于@@@@CPU制造@@商非常重视元器件的@@速率@@，连抗电迁移@@性能出色的@@铜配线也遇到@@了@@瓶颈@@。英特尔@@的@@几番周折正是为@@了@@解决铜配线带来的@@技术难关@@。而@@像@@SK海力士@@等@@芯片制造@@商@@，虽然@@不存在@@电路@@运行速率上@@的@@问题@@，但@@却在@@堆叠@@电容@@维持电荷容量上@@遇到@@了@@难题@@。微@@细化给@@处于不同@@制造@@环境的@@制造@@商提出的@@技术难题各有@@不同@@@@。但@@可以@@肯定的@@是@@，SK海力士@@在@@金属@@布线@@上@@的@@难题也终将出现@@。

结论@@：“理解@@”先于@@“死记硬背@@”，“多人@@”先于@@“个人@@”
我们一@@起阅读了@@六篇文章@@，说长也长@@，说短也短@@。区区六篇文章@@，或@@许连半导体@@产业的@@@@1%都无法囊括@@。尽管@@如@@此@@，笔者仍然义无反顾地写下这六篇文章@@，希望能向未来@@将引领半导体@@产业的@@栋梁们传达几点核心信息@@@@。

半导体@@制程可以@@说@@是一@@个@@“集腋成裘@@”的@@过程@@。一@@张晶圆@@需经@@数百道工艺@@@@、数万人联手才能完成@@。尽管@@每一@@名作业人员对@@最终@@成品的@@贡献@@可能都不及@@@@1%，但@@任何一@@道工艺@@出现任何差错@@，都会影响半导体@@的@@@@整体运行@@。半导体@@制程中@@@@，每一@@名工作人员的@@工作都不是孤立的@@@@。我们要铭记@@：半导体@@制程的@@所有@@工艺@@都有@@机地交融在@@一@@起@@，牵一@@发而@@动全身@@。

另外@@@@，我也希望读者们能通过这六篇文章认识到@@@@“理解@@工艺@@技术@@”的@@重要@@性@@。其中@@@@，理解@@技术彼此之间@@的@@关系尤为@@重要@@@@。比@@如@@@@，在@@沉积@@工艺@@中@@@@，我们要考虑到@@新添加的@@材料是否适合进行加热处理@@和@@刻蚀@@@@；充分刻蚀@@后@@@@，如@@果在@@后@@续的@@沉积@@工艺@@中@@@@，材料的@@沟槽填充能力@@不佳@@，会对@@整个产品产生影响@@；绘制@@微@@细图@@形时@@，如@@果光@@刻@@机@@光@@刻@@不充分@@，就@@要多重曝光@@@@@@@@7，即@@使@@用@@掩模多次@@重复沉积@@和@@刻蚀@@@@。

7多重曝光@@@@@@（Multi Patterning）: 通过重复的@@曝光@@@@和@@刻蚀@@工艺@@@@，追求更高图@@形密度和@@更小工艺@@节点的@@技术@@。

可见@@，半导体@@产业不仅是尖端产业@@，更是需要@@“可信度@@”的@@产业@@。从@@业人员需要有@@较@@高@@的@@沟通和@@创新能力@@以@@及@@@@正直的@@从@@业态度@@。在@@成功研发出新的@@@@微@@细工艺@@@@，出现各种技术难关后@@@@，要本着正直的@@态度@@，将这些新的@@@@技术难题与@@业界分享@@，然后@@@@再联合起来发挥创新能力@@@@，一@@同将难题攻克@@。半导体@@技术的@@发展是不断出现问题@@、不断解决问题的@@过程@@@@。光@@刻@@工艺@@@@中@@@@，以@@光@@刻@@胶@@解决浸没式光@@刻@@机@@@@带来的@@新问题就@@是@@一@@个典型的@@案例@@。

图@@7：用光@@@@刻@@胶@@解决光@@刻@@机@@带来的@@新问题@@

希望读者们能通过本系列文章对@@半导体@@产业的@@性质有@@所了@@解@@，并通过对@@技术的@@不断深耕成就@@自@@己的@@职业生涯@@，与@@各相关部门联手@@，制造@@出全球最有@@竞争力的@@半导体@@产品@@。

目前@@@@，半导体@@技术在@@微@@细化过程中@@再一@@次@@遇到@@瓶颈@@。越往后@@@@，半导体@@制造@@越要倾听半导体@@用户的@@声音@@，通过沟通实现技术研发的@@能力@@也将变得越发重要@@@@。

来源@@：SK海力士@@

半导体@@前@@端工艺@@@@@@（第@@四篇@@）：刻蚀@@——有@@选择性地刻蚀@@材料@@，以@@创建所需图@@形@@

judy — Thu, 02 Mar 2023 06:55:15 +0000

光@@“堆叠@@”可不行@@

在@@半导体@@前@@端工艺@@@@@@第@@三@@篇@@@@中@@，我们了@@解了@@如@@何制作@@“饼干@@模具@@@@”。本期@@@@，我们就@@来讲讲如@@何采用@@这个@@“饼干@@模具@@@@”印出我们想要的@@@@“饼干@@”。这一@@步骤的@@重点@@，在@@于如@@何移除不需要的@@材料@@，即@@“刻蚀@@（Etching）工艺@@”。

图@@1: 移除饼干@@中@@间@@部分@@，再倒入巧克力糖浆@@@@

让我们再来回想一@@下上@@一@@篇内容中@@制作饼干@@的@@过程@@@@。如@@果想在@@@@“幸福之翼@@”造型饼干@@中@@加一@@层巧克力夹心@@，要怎么做呢@@？最简单的@@方法就@@是@@把@@饼干@@中@@间@@部分挖出来@@，再倒入巧克力糖浆@@@@。挖出饼干@@的@@这一@@过程@@，在@@半导体@@制程中@@@@@@就@@叫做@@“刻蚀@@”，即@@在@@@@“幸福之翼@@”饼干@@上@@叠加中@@间@@被挖空的@@黄色模具@@@@（光@@刻@@胶@@），再喷洒只与@@饼干@@裸露部分产生反应的@@溶液@@，使其未受模具@@保护的@@部分被溶解腐蚀@@。随后@@@@便应移去模具@@@@，倒入巧克力糖浆@@。最后@@@@，清理残余的@@巧克力糖浆@@，再盖上@@一@@层饼干@@层@@，巧克力夹心饼干@@就@@制成了@@@@。

在@@半导体@@制程工艺@@@@中@@@@，有@@很多不同@@名称@@的@@用于@@移除多余材料的@@工艺@@@@，如@@“清洗@@”、“刻蚀@@”等@@。如@@果说@@“清洗@@”工艺@@是把整张晶圆@@上@@多余的@@不纯物去除掉@@，“刻蚀@@”工艺@@则是在@@光@@刻@@胶@@的@@帮助下有@@选择性地移除不需要的@@材料@@，从@@而@@创建所需的@@微@@细图@@案@@。半导体@@“刻蚀@@”工艺@@所采用@@的@@气体@@和@@设备@@@@，在@@其他类似工艺@@中@@也很常见@@。

刻蚀@@工艺@@的@@特性@@@@

“刻蚀@@”工艺@@具有@@很多重要@@的@@特性@@@@。所以@@@@，在@@了@@解具体工艺@@之前@@@@，有@@必要先梳理一@@下刻蚀@@工艺@@的@@重要@@术语@@，请见下图@@@@：

图@@2: 等@@向性刻蚀@@与@@非等@@向性刻蚀@@@@的@@特点@@

第@@一@@个@@关键术语就@@是@@@@“选择比@@@@”，该参数用于@@衡量是否只刻蚀@@了@@想刻蚀@@的@@部分@@。在@@反应过程中@@@@，一@@部分光@@刻@@胶@@也会被刻蚀@@@@，因此@@在@@实际的@@刻蚀@@工艺@@中@@@@@@，不可能@@100%只刻蚀@@到@@想移除的@@部分@@。一@@个高选择比@@@@@@的@@刻蚀@@工艺@@@@，便是只刻蚀@@了@@该刻去的@@部分@@，并尽可能少地刻蚀@@到@@不应该@@@@刻蚀@@材料的@@工艺@@@@。

第@@二@@个关键词@@，就@@是@@“方向的@@选择性@@”。顾名思义@@，方向的@@选择性@@是指刻蚀@@的@@方向@@。该性质可分为@@@@等@@向性@@（Isotropic）和@@非等@@向性@@（Anisotropic）刻蚀@@两种@@：等@@向性刻蚀@@没有@@方向选择性@@, 除纵向反应外@@@@，横向反应亦同时@@发生@@；非等@@向性刻蚀@@@@则是借助具有@@方向性的@@离子撞击来进行特定方向的@@刻蚀@@@@，形成垂直的@@轮廓@@。试想一@@个包裹糖果的@@包装袋漏了@@一@@道口子@@，如@@果把整块糖连包装袋一@@起放入水@@中@@@@，一@@段时间后@@@@，糖果就@@会被溶解@@。可如@@果只向破口处照射激光@@@@@@，糖果就@@会被烧穿@@，形成一@@个洞@@，而@@不是整块糖果被烧没@@。前@@一@@现象@@就@@好比@@等@@向性刻蚀@@@@，而@@后@@一@@现象@@就@@如@@同非等@@向性刻蚀@@@@@@。

第@@三@@个关键词@@，就@@是@@表@@明刻蚀@@快慢的@@@@“刻蚀@@速率@@（Etching Rate）”。如@@果其他参数不变@@，当然@@速率越快越好@@，但@@一@@般没有@@又快又准的@@完美选择@@。在@@工艺@@研发过程中@@@@，往往需要在@@准确度等@@参数与@@速率间权衡@@。比@@如@@@@，为@@提高刻蚀@@的@@非等@@向性@@，需降低刻蚀@@气体@@的@@压力@@，但@@降压就@@意味着能够参与@@反应的@@气体@@量变少@@，这自@@然@@就@@会带来刻蚀@@速率@@的@@放缓@@。

最后@@@@一@@个关键词就@@是@@@@“均匀性@@”。均匀性@@是衡量刻蚀@@工艺@@在@@整片晶圆@@上@@刻蚀@@能力@@的@@参数@@，反映刻蚀@@的@@不均匀程度@@。刻蚀@@与@@曝光@@@@不同@@@@，它需要将整张晶圆@@裸露在@@刻蚀@@气体@@中@@@@。该工艺@@在@@施加反应气体@@后@@去除副产物@@，需不断循环物质@@，因此@@很难做到@@整张晶圆@@的@@每个角落都是一@@模一@@样@@。这就@@使晶圆@@不同@@部位@@出现了@@不同@@的@@刻蚀@@速率@@@@。

刻蚀@@的@@种类@@：湿@@刻蚀@@@@（Wet Etching）与@@干刻蚀@@@@（Dry Etching）

刻蚀@@也像氧@@化@@工艺@@@@一@@样@@，分为@@湿@@刻蚀@@@@@@（Wet Etching）和@@干刻蚀@@@@（Dry Etching）。还记得上@@一@@篇我们说到@@@@，取名@@“湿@@法@@”氧@@化@@的@@原因是因为@@@@采用@@了@@水@@蒸气与@@晶圆@@反应@@，而@@刻蚀@@中@@的@@@@“湿@@”则意味着将晶圆@@@@“浸入液体后@@捞出@@”。湿@@刻蚀@@@@的@@优点是刻蚀@@速率@@相当快@@，且@@只采用@@化学方法@@，所以@@@@“选择比@@@@”较@@高@@。但@@其问题是只能进行等@@向性@@（Isotropic）刻蚀@@。如@@果把晶圆@@浸入液体中@@@@，液体就@@会自@@由流动与@@材料发生反应@@@@，光@@刻@@胶@@背面的@@受保护部分也会与@@液体发生反应@@@@，被快速溶解腐蚀@@，准确度较@@差@@。而@@且@@@@，如@@果光@@刻@@胶@@破口很小@@，液体刻蚀@@剂将受自@@身表@@面张力影响@@，无法穿过破口@@。用光@@@@刻@@机@@绘制@@了@@微@@细的@@图@@形后@@@@，若不能照图@@形制成电路@@@@，也只是@@徒劳@@。因此@@，如@@今@@在@@制作半导体@@核心层时@@，一@@般不采用@@湿@@刻蚀@@@@的@@方法@@。

图@@3: 在@@光@@刻@@胶@@破口内自@@由流动的@@液体刻蚀@@剂@@

干刻蚀@@则泛指采用@@气体@@进行刻蚀@@@@的@@所有@@工艺@@@@，即@@在@@@@晶圆@@上@@叠加光@@刻@@胶@@@@“模具@@”后@@，将其裸露于刻蚀@@气体@@中@@的@@工艺@@@@@@。干刻蚀@@可分为@@@@等@@离子刻蚀@@@@、溅射刻蚀@@和@@反应性离子刻蚀@@@@@@（RIE, Reactive Ion Etching）。与@@湿@@刻蚀@@@@不同@@@@，这些干刻蚀@@工艺@@采用@@各种不同@@的@@方式来刻蚀@@材料@@，所以@@@@，可以@@一@@目了@@然地说明非等@@向性和@@等@@向性刻蚀@@的@@特点@@。例如@@@@，采用@@化学反应的@@干刻蚀@@为@@等@@向性刻蚀@@@@，采用@@物理反应的@@刻蚀@@则为@@非等@@向性刻蚀@@@@@@。最近@@，随着@@RIE（非等@@向性高@@、刻蚀@@速率@@高的@@一@@种@@干刻蚀@@方法@@）成为@@@@主流@@，干刻蚀@@具有@@非等@@向性的@@认识已成了@@一@@种共识@@（RIE的@@具体工艺@@请见下面@@的@@详述内容@@）。

刻蚀@@的@@种类@@：按去除材料的@@方法划分@@

去除晶圆@@上@@材料的@@方法大致可分为@@@@化学方法和@@物理方法两种@@：

化学方法就@@是@@采用@@与@@指定材料易反应的@@物质进行化学反应@@。光@@刻@@胶@@下面@@有@@许多要去除的@@物质@@，如@@在@@氧@@化@@工艺@@@@中@@生成的@@氧@@化@@膜或@@在@@沉积@@工艺@@中@@@@涂敷的@@一@@些其他物质等@@@@。化学方法就@@是@@采用@@易与@@想去除的@@材料@@产生反应@@，却不与@@光@@刻@@@@胶@@发生反应@@的@@物质@@，有@@针对@@性地去除材料@@。当然@@，根据@@@@要去除的@@材料@@@@，所使用@@的@@刻蚀@@剂@@（气体@@或@@液体@@）也不同@@@@。常用刻蚀@@剂有@@以@@氟或@@氯@@为@@基础的@@化合物等@@@@。化学方法的@@优点是@@“高选择比@@@@@@”，可以@@只去除想去除的@@材料@@@@。

物理方法是借助具有@@高能量的@@离子撞击晶圆@@表@@面@@，以@@去除材料@@，这种方法叫溅射刻蚀@@@@（Sputtering）。该方法先把@@气体@@@@（主要使用@@惰性气体@@@@）气压降低@@，再赋予高能量@@，使气体@@分解为@@原子@@（+）与@@电子@@（-）。此时@@，朝晶圆@@方向施加电场@@，原子就@@会在@@电场作用下加速与@@晶圆@@发生冲撞@@。

这种方法的@@原理@@很简单@@，但@@在@@实际工艺@@中@@@@@@，仅凭这一@@原理很难达成目的@@@@@@。低气压意味着参加反应的@@气体@@量少@@，刻蚀@@速率@@当然@@就@@会慢下来@@。而@@且@@@@，采用@@物理方法时@@，会移除较@@大面积的@@本不该去除的@@材料@@@@。物理方法采用@@强行用力刻出材料的@@方法@@，发生冲撞时不会区分@@“应该@@”还是@@“不应该@@@@”去除的@@材料@@。（在@@后@@续介绍@@沉积@@工艺@@的@@沉积@@气体@@时也会说到@@溅射方法@@，大家不妨记住@@，有@@助于下文的@@理解@@@@。）

因此@@，在@@实际的@@刻蚀@@工艺@@中@@@@，我们主要采用@@将化学和@@物理方法相结合@@的@@反应性离子刻蚀@@@@@@（RIE, Reactive Ion Etching）。RIE属于干刻蚀@@的@@一@@种@@@@，它将刻蚀@@气体@@变成等@@离子@@，以@@进行刻蚀@@@@@@。具体而@@言@@，这种方法在@@设备@@内投入混合气体@@@@（反应气体@@与@@惰性气体@@@@）后@@，赋予气体@@高能量@@，使其分解为@@电子@@（Electron）、阳离子@@（Positive Ion）和@@自@@由基@@@@（Radical）1。质量较@@轻的@@电子基本上@@起不了@@什么作用@@，而@@在@@@@电场中@@向阳离子@@施加冲向晶圆@@方向的@@加速度@@，就@@会发生物理刻蚀@@@@。阳离子@@具有@@正电荷@@，在@@电场中@@加速时方向性很强@@。到@@这里@@，是不是与@@物理方法没什么两样呢@@？

¹自@@由基@@：指气体@@具有@@不成对@@电子等@@高反应性的@@状态@@。

图@@4: RIE工艺@@概要@@

然而@@@@，在@@这@@一@@过程中@@@@，阳离子@@还会起到@@一@@个作用@@：弱化被撞击材料的@@化学键@@。电场使阳离子@@径直向前@@发射出去@@，会集中@@撞到@@图@@@@4所示@@的@@红色@@部分@@@@。侧壁化学键稳固@@，而@@正面化学键因撞击被弱化@@。随后@@@@接触具有@@极高化学活性的@@自@@由基@@@@，正面材料便会有@@更高的@@刻蚀@@速率@@@@，最终@@造就@@非等@@向性很高的@@刻蚀@@@@。

可见@@，等@@离子刻蚀@@技术可谓是@@“一@@举三@@得@@”：① 生成阳离子@@@@，产生物理性刻蚀@@@@；② 使被刻蚀@@材料的@@化学键变弱@@；③ 还能提高刻蚀@@气体@@的@@反应性@@。既取了@@化学刻蚀@@之长@@ —— “高选择比@@@@@@”，又不失物理刻蚀@@的@@优点@@ ——“非等@@向性刻蚀@@@@”。

当然@@，即@@便采用@@@@RIE，仅凭刻蚀@@工艺@@也很难@@100%得到@@所需的@@图@@形@@。如@@果要解决其他问题@@，还需要改变气体@@组合@@、采用@@硬掩模@@2（Hard Mask）的@@其他工艺@@或@@新材料的@@帮助@@。

²硬掩膜@@（Hard Mask）：为@@防止因图@@形微@@细化而@@造成光@@刻@@胶@@上@@的@@图@@形被破坏@@，在@@其下方额外@@添加的@@掩模版@@@@@@。

刻蚀@@气体@@与@@附加气体@@@@

刻蚀@@工艺@@中@@所使用@@的@@气体@@非常重要@@@@。从@@上@@述内容中@@可以@@看出@@@@，刻蚀@@工艺@@的@@核心就@@是@@化学反应@@。所以@@@@，我们要根据@@@@想去除的@@材料@@@@，选择相应的@@刻蚀@@剂@@（Etchant）进行刻蚀@@@@。选择刻蚀@@气体@@时@@，要衡量反应生成的@@副产物是否容易被去除@@、刻蚀@@选择比@@@@是否够高和@@刻蚀@@速率@@是否足够快等@@因素@@。经@@常采用@@的@@刻蚀@@气体@@有@@氟@@（F）、氯@@（CI）、溴@@（Br）等@@卤族元素化合物@@。

图@@5: 等@@离子刻蚀@@气体@@的@@种类@@（摘自@@@@：（株@@）图@@书出版@@HANOL出版社@@[半导体@@制造@@技术的@@理解@@@@443p])

在@@半导体@@的@@@@制程中@@@@，晶圆@@表@@面会涂敷各种物质@@。因此@@，从@@理论上@@来讲@@，要刻蚀@@的@@材料有@@无数种@@。我们主要举几个代表@@性的@@例子@@。比@@如@@@@，硅@@（Si）系列元素采用@@氟系气体@@可以@@轻易去除@@。硅@@遇氟立即@@反应生成很容易被气化的@@氟化硅@@@@。SiF4就@@是@@氟化硅@@的@@一@@种@@@@，在@@标准大气压下@@，其熔点为@@@@－90.3℃。也就@@是@@说@@，反应后@@生成的@@@@SiF4将立即@@气化成气体@@消散@@，即@@在@@@@晶体表@@面发生刻蚀@@的@@同时@@立刻变成气体@@@@。

常用作绝缘或@@保护膜的@@二@@氧@@化@@硅@@@@（SiO2）也很容易被含氟气体@@去除@@。与@@纯硅@@不同@@@@，二@@氧@@化@@硅@@已经@@是硅@@元素与@@氧@@结合@@形成的@@稳定化合物@@（硅@@燃烧后@@的@@粉尘@@），所以@@@@需要使用@@发热的@@气体@@才能将其去除@@。氟与@@碳@@（C）结合@@的@@气体@@便是常用于@@去除二@@氧@@化@@硅@@的@@刻蚀@@气体@@@@。通过发热反应@@，该气体@@可夺取@@与@@氧@@气结合@@的@@硅@@原子@@@@。

HKMG3、BEOL4等@@工艺@@@@则需要刻蚀@@金属@@性材料@@。金属@@性材料一@@般易与@@卤族元素@@（氯@@、氟等@@@@）发生反应@@，但@@其副产物的@@熔点非常高@@，所以@@@@很难去除@@。以@@铜为@@例@@@@，铜与@@气体@@反应产生的@@副产物熔点在@@@@1,000℃以@@上@@@@。也就@@是@@说@@，铜遇到@@刻蚀@@气体@@后@@@@，晶圆@@表@@面就@@会像生了@@锈@@一@@样@@，想去除这层@@“锈@@”，需要向晶圆@@施加@@1,000℃的@@高温@@，但@@这样一@@来@@其他重要@@的@@电子@@188足彩外@@围@@app 就@@很有@@可能被烧毁@@。因此@@，即@@便铜具有@@非常出色的@@电气特性@@@@，它却在@@铝的@@电气特性@@逼近物理极限时才被引进作为@@材料@@。而@@且@@@@，为@@了@@克服铜的@@这种@@“缺陷@@”，还需引进名为@@镶嵌@@@@（Damascene)5 的@@新工艺@@@@。所以@@@@，大家要时刻记住@@，重点并不在@@于新材料本身是否具有@@良好的@@物理特性@@，而@@是在@@于与@@其一@@同引进的@@新工艺@@@@是否与@@已有@@工艺@@相匹配@@，可以@@实现量产@@。

其实@@，在@@实际工艺@@中@@@@，我们很难根据@@@@要去除的@@材料@@@@挑选出完美的@@刻蚀@@气体@@@@。例如@@@@，对@@去除硅@@奏效的@@气体@@对@@去除二@@氧@@化@@硅@@也同样@@奏效@@（反之亦然@@）。如@@果硅@@与@@二@@氧@@化@@硅@@同在@@@@，但@@想更多地去除其中@@@@一@@种材料怎么办@@？这时@@，如@@何制作混合气体@@成了@@关键@@。例如@@@@，调高氟气中@@的@@碳比@@例@@，发热反应就@@会更加激烈@@， SiO2的@@选择比@@@@自@@然@@就@@会变高@@。

附加气体@@也很重要@@@@。我们可以@@通过在@@刻蚀@@气体@@添加氧@@气@@（O2）、氮气@@（N2）和@@氢气@@（H2）等@@各种其他附加气体@@@@，使刻蚀@@气体@@具有@@某种特性@@。例如@@@@，在@@去除硅@@时附加氢气@@，可生成提高非等@@向性刻蚀@@@@的@@内壁@@。此外@@@@，还可添加部分惰性气体@@@@。其中@@@@，氖气@@（Ne）就@@是@@非常典型的@@惰性气体@@之一@@@@，它在@@可调节刻蚀@@气体@@浓度的@@同时@@@@，还可提供@@物理性刻蚀@@的@@效果@@。

³HKMG（High-K Metal Gate）: 可有@@效减少电流泄露的@@新一@@代@@MOSFET栅极@@；是一@@种以@@金属@@代替传统的@@多晶硅@@@@（Polysilicon）栅极@@并以@@高介电@@@@（High-K）取代氧@@化@@硅@@绝缘膜的@@晶体管@@。
⁴后@@端工艺@@@@（BEOL，Back End Of the Line）：通过细微@@的@@金属@@布线@@在@@多达数十亿个电子元器件之间@@形成连接@@的@@工艺@@@@
⁵镶嵌@@（Damascene）：为@@使用@@铜作为@@金属@@布线@@材料所需的@@工艺@@@@。该工艺@@先刻蚀@@金属@@布线@@的@@位@@置@@，随后@@@@沉积@@金属@@@@，再通过物理方法去除多余的@@部分@@。

结论@@：提高密度的@@另一@@个抓手@@

一@@言以@@蔽之@@，刻蚀@@工艺@@就@@是@@结合@@物理和@@化学方法以@@形成微@@细图@@案的@@半导体@@制程工艺@@@@的@@核心@@。刻蚀@@虽然@@不能像光@@刻@@机@@一@@样@@，直接绘制@@精密的@@图@@形@@，但@@可通过调节气体@@比@@例@@、温度@@、电场强度和@@气压等@@各种参数@@，使晶圆@@的@@数千亿个晶体管具有@@相同的@@图@@形@@。

近来@@，以@@进一@@步升级光@@刻@@机@@来提高密度的@@方法已达到@@@@了@@瓶颈@@。刻蚀@@工艺@@的@@重要@@性@@自@@然@@更加突显@@。CPU和@@AP等@@产品中@@的@@鳍式场效电晶体@@@@（FinFET)6就@@是@@很好的@@一@@个案例@@。

尤其@@对@@于@@SK海力士@@这种半导体@@存储器制造@@商来说@@@@，动态随机存储器@@（DRAM）和@@闪存@@（NAND）等@@主打产品对@@刻蚀@@工艺@@的@@依存度非常高@@。比@@如@@@@，DRAM中@@装载数据@@的@@电容@@@@（Capacitor）要堆叠@@得更高@@，而@@NAND则需要先@@实现三@@维@@化@@，一@@次@@刻蚀@@就@@要穿透@@100多层@@。由于@@这些产品必然会不断拉高深宽比@@@@@@（Aspect Ratio）7，为@@确保可靠度@@，开始刻蚀@@的@@部分与@@底边直径要相差无几@@。可见@@刻蚀@@工艺@@有@@待解决的@@问题仍然很多@@。

⁶ 鳍式场效电晶体@@（FinFET，Fin Field-Effect Transistor）：三@@维@@MOSFET的@@一@@种@@，因电晶体的@@形状与@@鱼鳍相似而@@得名@@。
⁷深宽比@@@@（Aspect Ratio，也称@@纵横比@@@@）：刻蚀@@高度与@@宽度的@@比@@值@@@@。深宽比@@@@越高就@@表@@示@@穿透得越深@@。

图@@6: DRAM的@@内部结构@@；单元@@区域内许多纤细纵向的@@结构即@@为@@电容@@@@

相信读者们可以@@从@@本篇刻蚀@@工艺@@介绍@@中@@再一@@次@@体会到@@半导体@@制程工艺@@@@间紧密相连并相互影响@@。上@@文也说到@@@@，硅@@与@@二@@氧@@化@@硅@@遇氟可立即@@气化成气体@@挥发@@。但@@如@@果把晶圆@@材质变成锗@@（Ge）等@@其他材料@@，即@@便本身具有@@很好的@@物理特性@@，但@@只要它们无法经@@刻蚀@@@@、沉积@@等@@工艺@@@@@@加工@@，便没有@@意义@@。

如@@今@@，制造@@技术的@@突破变得愈发艰难@@，笔者希望直接或@@间接@@从@@事半导体@@领域@@工作的@@人员们也能清楚地认识到@@这一@@事实@@。为@@了@@攻克剩下的@@障碍@@，我们对@@@@上@@下游相关工艺@@也要非常了@@解@@，还要与@@相关部门密切沟通@@。

※ 本文为@@外@@部专家对@@半导体@@@@/ICT的@@见解@@，并不代表@@@@SK海力士@@的@@立场@@。

文章来源@@@@：SK海力士@@

全球半导体@@行业明年@@将恢复增长@@

judy — Thu, 02 Mar 2023 06:39:59 +0000

根据@@@@WSTS的@@数据@@@@，2022年@@全球@@半导体@@市场@@规模为@@@@5735亿美元@@@@，比@@2021年@@增@@长@@3.2%，与@@2021年@@26.2%的@@增长相比@@明显放缓@@。

2023年@@的@@@@前@@景如@@何@@?今年@@@@开局不利@@。排名@@前@@@@15的@@半导体@@供应商在@@@@2022年@@第@@@@4季度的@@总收入比@@@@2022年@@第@@@@3季度下降@@了@@@@@@14%。跌幅最大的@@是内存公司@@@@@@，下降@@了@@@@25%。非内存类公司@@下跌@@9%。15家公司@@中@@有@@@@4家收入略有@@增长@@，增幅从@@@@0.1%到@@2.4%不等@@@@:英伟达@@(Nvidia)、AMD、意法半导体@@@@(STMicroelectronics)和@@Analog Devices。

2023年@@第@@@@一@@季度@@，顶级公司@@的@@前@@景普遍黯淡@@。对@@于半导体@@行业来说@@，第@@一@@季度半导体@@行业通常@@表@@现疲软@@，但@@大多数公司@@预计@@@@2023年@@第@@@@一@@季度@@将比@@正常情况更差@@。提供@@2023年@@第@@@@一@@季度@@收入预期@@的@@@@9家非内存公司@@@@的@@加权平均下降@@了@@@@@@10%，预计@@这@@9家公司@@都会下降@@@@。英特尔@@(Intel)最为@@悲观@@，预计@@将减少@@22%。多家公司@@指出@@@@，库存调整是导致前@@景黯淡的@@关键因素@@，尤其@@是在@@@@个人@@电脑@@和@@智能手机终端市场@@@@。汽车@@和@@工业@@@@是唯一@@的@@亮点@@，有@@五家公司@@在@@其中@@@@一@@两个领域@@都看到@@了@@强劲的@@需求@@。

存储器公司@@@@在@@@@2022年@@第@@@@四季度@@的@@@@收入下降@@了@@@@@@@@13%至@@39%，可能正在@@开始复苏@@。美光@@科技预计@@@@2023年@@第@@@@一@@季度@@收入将下降@@@@@@7%，而@@2023年@@第@@@@四季度@@收入下降@@@@39%。美光@@科技预计@@@@当前@@季度库存水@@平将有@@所改善@@@@。其他内存公司@@@@@@——三@@星@@、SK海力士@@和@@@@Kioxia——称@@库存持续调整和@@终端市场@@疲软@@，但@@没有@@提供@@@@2023年@@第@@@@一@@季度@@的@@收入预期@@@@。

2023年@@全年@@@@，半导体@@市场@@肯定会下滑@@，但@@下滑的@@程度取决于库存何时恢复正常@@，以@@及@@@@电子设备@@的@@整体需求@@。根据@@@@Gartner的@@数据@@@@，智能手机和@@个人@@电脑@@的@@出货量预计@@将在@@@@2023年@@下降@@@@，但@@下降@@的@@速度将大大低于@@@@2022年@@。2023年@@智能手机销量将下降@@@@@@4%，而@@2022年@@将下降@@@@@@11%。个人@@电脑@@预计@@在@@@@2023年@@下降@@@@7%，2022年@@下降@@@@16%。个人@@电脑@@和@@智能手机的@@长期@@前@@景是低个位@@数增长@@。IDC预测@@，2023年@@至@@@@2026年@@智能手机的@@复合年@@增@@长@@率@@@@(CAGR)为@@3.1%，个人@@电脑@@和@@平板电脑的@@复合年@@增@@长@@率@@为@@@@2.3%。

汽车@@生产将继@@续增长@@，但@@速度将略有@@放缓@@。S&P Global Mobility预计@@2023年@@轻型汽车@@产量将增长@@@@3.9%，而@@2023年@@为@@@@6.0%。标准普尔预计@@@@，半导体@@供应将在@@@@2023年@@上@@半年@@@@影响产量@@，但@@需求限制将在@@@@2023年@@下半年@@@@产生更大影响@@。

过去@@几个月@@@@，全球经@@济前@@景略有@@改善@@。国际@@货币基金组织@@(IMF)2023年@@1月@@预测@@@@，2023年@@全球@@GDP将增长@@2.9%，较@@2022年@@10月@@预测@@@@的@@@@2.7%有@@所改善@@。预计@@发达经@@济体整体将增长@@@@1.2%，高于@@10月@@份的@@@@1.1%，美国经@@济前@@景将从@@@@1.0%改善至@@@@1.4%。除了@@@@英国@@，大多数发达经@@济体的@@@@1月@@份预测@@都有@@所改善@@@@，目前@@@@预计@@英国将下降@@@@@@0.6%。整体发展中@@经@@济体预计@@增长@@4.0%，高于@@10月@@份的@@@@3.7%。变化最大的@@是中@@国@@@@，随着@@经@@济全面开放@@，目前@@@@预计@@中@@国@@经@@济将增长@@@@5.2%，高于@@10月@@份的@@@@4.4%。

2023年@@经@@济衰退的@@风险正在@@减弱@@。花旗研究@@(Citi Research)今年@@@@1月@@表@@示@@@@，2023年@@全球@@经@@济衰退的@@风险约为@@@@30%，低于此前@@@@预测@@的@@@@50%。本月@@初@@，高盛@@(Goldman Sachs)将美国在@@@@2023年@@陷入衰退的@@概率降至@@@@25%，低于此前@@@@35%的@@预测@@@@。

今年@@@@下半年@@@@全球半导体@@市场@@较@@上@@半年@@下降@@@@@@10%，第@@一@@季度较@@第@@四季度可能下降@@@@10%左@@右@@@@，2023年@@全球@@半导体@@市场@@下滑不可避免@@。下降@@的@@严重程度取决于@@2023年@@复苏开始的@@时间@@。Gartner、IC Insights、WSTS和@@安永@@(EY)预计@@这@@一@@数字将下降@@@@@@4%至@@5%，这意味着@@将从@@@@2023年@@第@@@@二@@季度开始健康复苏@@。Objective Analysis公司@@认为@@@@@@2023年@@下降@@@@19%。他们的@@假设包括@@@@DRAM市场@@下降@@@@45%，终端市场@@增长缓慢@@。

我们的@@半导体@@情报预测@@@@2023年@@将下降@@@@@@12%。这假设经@@济从@@@@2023年@@第@@@@二@@季度开始温和@@复苏@@，并在@@@@2023年@@下半年@@@@有@@所改善@@@@。库存调整应主要在@@第@@二@@季度解决@@。尽管@@个人@@电脑@@和@@智能手机的@@出货量应该@@会下降@@@@，但@@到@@@@2023年@@，下降@@的@@速度将大大低于@@2022年@@。持续强劲的@@汽车@@市场@@和@@物联网@@@@(IoT)的@@增长将有@@助于半导体@@的@@@@复苏@@。2023年@@全球@@经@@济衰退的@@风险正在@@降低@@。我们对@@@@2024年@@的@@@@初步假设是半导体@@市场@@持续复苏@@，终端市场@@温和@@增长@@。我们预计@@@@2024年@@半导体@@市场@@的@@增长将在@@@@5%至@@10%之间@@。

原文链接@@@@：https://semiwiki.com/semiconductor-services/semiconductor-intelligence/325070-bleak-year-for-semiconductors/

文章来源@@@@：SSDFans

半导体@@

2022年@@全球@@半导体@@总收入达到@@@@@@@@6017 亿美元@@@@ 同比@@增长@@1.1%

judy — Sun, 29 Jan 2023 08:49:46 +0000

根据@@@@ Gartner的@@初步调查@@，2022年@@全球@@半导体@@总收入增长@@1.1%，达到@@@@6017 亿美元@@@@，高于@@ 2021 年@@的@@@@ 5950 亿美元@@@@。前@@ 25 大半导体@@供应商的@@总收入在@@@@ 2022 年@@增@@长@@ 2.8%，占全球半导体@@市场@@总收入的@@@@ 77.5%。

尽管@@三@@星@@电子在@@@@ 2022 年@@的@@@@收入下降@@了@@@@@@@@ 10.4%，但@@其仍然位@@居榜首@@，这主要是由于@@内存和@@@@ NAND 闪存销售额的@@下降@@@@。英特尔@@以@@@@ 9.7% 的@@市场@@份额@@稳居第@@二@@@@。该公司@@受到@@消费@@PC市场@@大幅下滑和@@核心@@ x86 处理@@器业务竞争激烈的@@影响@@，收入增长下降@@@@19.5%。

内存收入在@@@@ 2022 年@@下降@@@@ 10%

内存占@@ 2022 年@@半导体@@销售额的@@@@ 25% 左@@右@@@@，是表@@现最差的@@设备@@@@类别@@，收入下降@@了@@@@@@10%。到@@2022 年@@年@@中@@@@，随着@@电子设备@@原始设备@@制造@@商开始耗尽他们因预期@@需求强劲而@@持有@@的@@内存@@库存@@，内存市场@@已经@@显示@@出需求大幅下滑的@@迹象@@。现在@@情况已经@@恶化到@@大多数内存公司@@@@宣布减少@@2023 年@@资本支出@@ （capex）的@@地步@@，一@@些公司@@已经@@削减晶圆@@产量以@@降低库存水@@平并试图@@使市场@@恢复平衡@@。

2022 年@@非内存收入增长@@5%

2022年@@整体非内存收入增长了@@@@@@ 5.3%，但@@不同@@设备@@类别的@@表@@现@@差异很大@@。最强劲的@@增长来自@@模拟@@，增长了@@@@ 19%；紧随其后@@的@@是分立器件@@，从@@ 2021 年@@起增长了@@@@@@ 15%。

文章来源@@@@：Gartner

半导体@@

[半导体@@前@@端工艺@@@@@@：第@@三@@篇@@] 光@@刻@@——半导体@@电路@@的@@绘制@@@@

judy — Wed, 11 Jan 2023 02:04:19 +0000

绘制@@精细电路@@的@@第@@一@@步@@

金属@@-氧@@化@@物半导体@@场效应晶体管@@（MOSFET）的@@革命@@，让我们可以@@在@@相同面积的@@晶圆@@上@@@@同时@@制造@@出更多晶体管@@。MOSFET体积越小@@@@，单个@@ MOSFET的@@耗电量就@@越少@@，还可以@@制造@@出更多的@@晶体管@@，让其发挥作用@@@@，可谓是一@@举多得@@。可见@@，制造@@更小的@@@@MOSFET成了@@关键因素@@，并且@@想制成微@@细的@@电路@@@@，第@@一@@步就@@是@@@@“绘制@@”。

我们以@@饼干@@烘培做比@@喻来说明一@@下@@。假设想在@@面饼上@@压出数百个@@“幸福之翼@@”形状的@@饼干@@@@，一@@个一@@个做显然@@是很费力的@@@@，那要采用@@什么样的@@方法呢@@？

图@@1：在@@面饼上@@快速压出相同造型饼干@@的@@方法@@

最好的@@办法就@@是@@利用@@模具@@@@，先把@@面饼擀平擀宽烘培后@@@@，用饼干@@模具@@@@@@（印章@@）压出想要的@@形状来@@。这样一@@来@@，一@@次@@压出@@100个饼干@@也不会太吃力@@。

再想一@@想@@，如@@果想把做好的@@饼干@@卖给@@孩子们@@，就@@得把饼干@@做得更小@@，那要怎么办@@@@？当然@@，饼干@@模具@@@@就@@要变得更小@@。本篇文章的@@主角就@@是@@相当于@@“饼干@@模具@@@@”的@@“光@@刻@@机@@”。半导体@@制造@@与@@饼干@@烘培的@@最大区别在@@于@@，MOSFET越小@@，在@@相同面积的@@晶圆@@上@@@@，就@@可以@@制造@@出越多的@@@@MOSFET，这也就@@越受客户的@@青睐@@。两个小的@@@@MOSFET远比@@一@@个大的@@@@MOSFET更实用@@。

半导体@@的@@@@制造@@其实@@就@@是@@不断重复上@@述工艺@@@@。继@@续以@@做饼干@@为@@例@@@@，如@@果糕点师想给@@@@“幸福之翼@@”饼干@@上@@色@@，要怎么办@@？

图@@2：给@@“幸福之翼@@”饼干@@上@@色@@的@@顺序@@

图@@3：如@@果能成批向数十个饼干@@喷涂色素@@，速度就@@会更快@@。

图@@2和@@3揭示了@@快速做出更多饼干@@的@@方法@@：先在@@面饼上@@压出许多造型相同的@@饼干@@@@，然后@@@@遮盖不想上@@色的@@部位@@@@，再向整个面饼喷涂色素@@。这样就@@可以@@轻松快速地做出特定造型和@@@@颜色的@@饼干@@了@@@@。说到@@这里@@@@，也许善于思考的@@读者就@@要发问@@：这么多的@@双翼内侧黑色遮盖物@@@@（见图@@@@3），要怎么制作@@？下面@@我们会说到@@这一@@点@@，这其实@@就@@是@@光@@刻@@工艺@@@@的@@核心@@。

饼干@@只有@@面饼和@@色素@@（红色@@、橘黄色@@）两层@@，但@@半导体@@结构却复杂得多@@，由数十层堆叠@@组成@@@@：包括@@电子@@188足彩外@@围@@app 层还有@@层层堆叠@@的@@金属@@布线@@层等@@@@。这也是@@我们说光@@刻@@是半导体@@制程关键工艺@@的@@原因@@。

模具@@的@@制作过程@@@@：光@@刻@@工艺@@@@

半导体@@制造@@商把上@@面我们所说的@@制作饼干@@模具@@@@@@（遮盖物@@）的@@过程@@叫做光@@刻@@工艺@@@@@@。光@@刻@@工艺@@@@的@@第@@一@@步就@@是@@@@涂覆光@@刻@@胶@@@@@@（Photoresist）。光@@刻@@胶@@经@@曝光@@@@后@@@@@@化学性质会发生变化@@。具体而@@言@@，就@@是@@在@@晶圆@@上@@涂覆光@@刻@@胶@@@@后@@@@，用光@@@@（激光@@@@）照射晶圆@@@@，使光@@刻@@胶@@的@@指定部分的@@性质发生改变@@。

图@@4：光@@刻@@工艺@@@@基本步骤@@

如@@果直接用激光@@@@照射整个晶圆@@@@，那么@@光@@刻@@胶@@的@@所有@@部分都会发生质变@@，所以@@@@需要使光@@源通过特定形状的@@母版@@，再照射到@@晶圆@@上@@@@，这个母版就@@叫掩模版@@@@（Photomask）。光@@源通过掩模版@@照射到@@晶圆@@上@@@@，即@@可将掩模版@@的@@图@@案转印到@@晶圆@@上@@@@。

在@@晶圆@@上@@绘制@@图@@形后@@@@，还要经@@显影@@@@（Develop）处理@@，即@@在@@@@曝光@@@@后@@@@，除去曝光@@@@区光@@刻@@胶@@化学性质发生变化的@@部分@@，从@@而@@制作出所需的@@@@“饼干@@模具@@@@”。简言之@@，光@@刻@@工艺@@@@可以@@概括为@@使光@@源通过掩模版@@照射到@@涂敷光@@刻@@胶@@的@@晶圆@@表@@面@@，以@@将掩模版@@图@@形转印到@@晶圆@@上@@的@@工艺@@@@。

光@@刻@@胶@@（Photoresist）

如@@上@@所述@@，光@@刻@@胶@@经@@曝光@@@@后@@@@@@，其化学性质会发生改变@@。更准确地说@@，经@@曝光@@@@后@@@@，光@@刻@@胶@@在@@显影@@液中@@的@@溶解度发生了@@变化@@：曝光@@@@后@@溶解度上@@升的@@物质称@@作正性光@@刻@@胶@@@@@@（正胶@@），反之则为@@负性光@@刻@@胶@@@@（负胶@@）。为@@了@@更好区分@@，我们可以@@把最直观可见@@的@@物质理解@@为@@正胶@@@@。正胶@@经@@显影@@处理@@后@@@@，被曝光@@@@的@@区域溶于显影@@液@@，在@@后@@续的@@刻蚀@@@@、沉积@@等@@工艺@@@@@@中@@@@，质变的@@部分会被刻蚀@@去除掉@@，而@@没有@@被曝光@@@@部分不会受后@@续工艺@@的@@影响@@。

半导体@@制造@@商一@@般会根据@@@@工艺@@的@@目的@@@@选择合适的@@光@@刻@@胶@@@@。例如@@@@，负胶@@经@@曝光@@@@而@@固化的@@部分@@，在@@显影@@过程中@@@@，因吸收部分显影@@液而@@容易膨胀@@、变形@@，不适合绘制@@精细图@@形@@。因此@@，绘制@@精细图@@形通常@@采用@@正胶@@@@。但@@负胶@@却具有@@成本低以@@及@@@@在@@刻蚀@@@@（Etching）工艺@@中@@抗刻蚀@@能力@@更强的@@的@@优点@@。

图@@5：正性光@@刻@@胶@@@@（正胶@@）与@@负性光@@刻@@胶@@@@（负胶@@）

选好光@@刻@@胶@@后@@@@，就@@得用涂布机@@（Coater）涂抹光@@刻@@胶@@@@。通过涂布机的@@高速旋转@@，滴落到@@晶圆@@的@@光@@刻@@胶@@可均匀伸展到@@整个晶圆@@表@@面@@。

光@@刻@@胶@@涂好后@@@@，应去除沾染在@@晶圆@@背面或@@边缘的@@多余胶水@@@@，再放入烘箱内加热烘烤@@，使溶剂蒸发@@，为@@下一@@道工艺@@做准备@@。

随着@@时代的@@发展@@，光@@刻@@胶@@的@@结构也变得越来越复杂@@。我们通常@@说@@“涂覆光@@刻@@胶@@@@”，但@@其实@@@@，大部分的@@光@@刻@@胶@@并不是一@@层@@，而@@是多层@@结构@@。底部抗反射涂层@@（BARC，Bottom Anti-reflective Coatings）就@@是@@其中@@@@的@@一@@种@@@@。随着@@微@@细化技术的@@进一@@步升级@@，光@@刻@@机@@照射的@@光@@在@@晶圆@@表@@面被反射@@，进而@@影响到@@图@@形的@@绘制@@@@。为@@解决这一@@技术问题@@，在@@涂覆光@@刻@@胶@@@@前@@@@，可先将抗反射涂层涂覆在@@晶圆@@表@@面@@，以@@减少底部光@@的@@反射@@（因涂覆在@@光@@刻@@胶@@的@@底部@@，故称@@为@@@@Bottom）。此外@@@@，随着@@以@@水@@为@@介质的@@浸没式光@@刻@@设备@@@@ArF Immersion1问世@@，可以@@抖出水@@分并且@@不会损伤的@@防水@@涂层@@（顶部抗反射涂层@@，Top Anti-Reflective Coat）便应运而@@生@@。

在@@此我们要把重点放在@@理解@@如@@何克服引进新技术后@@的@@新挑战@@。以@@EUV光@@刻@@机@@2为@@例@@，高能量的@@极紫外@@@@线击中@@光@@刻@@胶@@并发生反应@@后@@会污染掩模版@@@@。为@@解决这一@@技术难题@@，一@@方面应深入研究光@@刻@@胶@@材料@@，另一@@方面@@要通过引进掩模版@@保护膜@@（Pellicle）解决这一@@问题@@。

¹ArF浸没式光@@刻@@机@@@@（ArF immersion）：以@@水@@取代光@@刻@@机@@内光@@的@@介质@@（空气@@），从@@而@@进一@@步改善性能@@

²EUV光@@刻@@机@@ ：采用@@极紫外@@@@线绘制@@超精细图@@形的@@光@@刻@@机@@@@

掩模版@@（Photomask）

图@@6：光@@刻@@机@@运作图@@示@@

涂覆好光@@刻@@胶@@后@@@@，下一@@步就@@是@@在@@光@@刻@@胶@@上@@绘制@@图@@形@@。为@@此@@，需要一@@种名为@@掩模版@@的@@透明版@@。掩模版@@分为@@光@@可通过的@@透明区和@@遮光@@的@@不透明区@@。光@@源通过掩模版@@把图@@形投射到@@光@@刻@@胶@@上@@@@，从@@而@@将掩模图@@形转印到@@晶体上@@@@。设计@@掩模图@@形时会考虑光@@的@@干涉效果@@，因此@@，掩模版@@的@@图@@形与@@我们实际想绘制@@的@@图@@形会有@@所不同@@@@。

掩模版@@的@@图@@形设计@@其实@@就@@是@@半导体@@设计@@@@，这决定了@@半导体@@的@@@@用途@@。比@@如@@@@，用于@@DRAM、NAND闪存等@@存储器制造@@的@@掩模版@@@@会有@@很多肉眼看不到@@@@、非常有@@规律的@@重复的@@图@@形@@；而@@用于@@@@CPU、GPU等@@逻辑半导体@@@@@@（Logic Semiconductor）的@@掩模版@@@@，结构则相当复杂@@。

此外@@@@，半导体@@制造@@需要多个掩模版@@@@。使用@@掩模版@@曝光@@@@后@@@@，在@@随后@@@@的@@刻蚀@@@@、沉积@@和@@氧@@化@@工艺@@@@中@@再经@@多种处理@@@@，然后@@@@再重复上@@述过程@@@@，堆叠@@半导体@@的@@@@下一@@层@@。可见@@，所谓@@“设计@@”，其实@@就@@是@@为@@赋予芯片一@@定功能@@，不断制作用于@@绘制@@半导体@@各层的@@掩模版@@@@的@@过程@@@@。

掩模版@@是事先预备好的@@@@。因此@@，下一@@步就@@是@@找准曝光@@@@的@@起始位@@置@@，即@@对@@准@@（Alignment）。在@@之前@@的@@文章中@@我们也说过@@，在@@半导体@@制程工序中@@@@，光@@刻@@工艺@@@@可能需要反复数十次@@@@。半导体@@内细微@@图@@形的@@间隔仅为@@@@数十纳米@@@@，因此@@，误差@@一@@旦累积数十次@@@@，就@@很可能造成严重不良@@。因此@@，需要在@@曝光@@@@之前@@@@，寻找在@@前@@端工艺@@@@已形成的@@对@@准标志@@（Alignment Mark）。

曝光@@@@（Exposure）

终于到@@了@@曝光@@@@阶段@@，这是@@实际投射光@@源的@@阶段@@。把光@@@@（激光@@@@）投射到@@晶圆@@一@@个芯片@@大小的@@狭窄区域@@，待曝光@@@@一@@定时间后@@@@，光@@刻@@机@@将向旁边稍加移动@@，重复上@@述过程@@。

光@@刻@@机@@分辨两物点的@@能力@@叫做@@“物镜的@@分辨能力@@@@（鉴别率@@）”。物镜分辨能力@@的@@公式为@@@@d=λ/(2NA) （λ：入射光@@的@@波长@@，NA：表@@示@@物镜的@@数值@@孔径@@）。物镜的@@分辨能力@@@@越高@@，两物点间最小距离@@d越小@@，即@@两物体仿佛重合为@@一@@个物体@@，很难分辨@@。因此@@，掩模版@@绘制@@再精细的@@版图@@也无法转印到@@实际的@@晶圆@@表@@面上@@@@。

可见@@，降低分辨能力@@非常重要@@@@。上@@述公式给@@我们揭示了@@两种方法@@：一@@是通过调节入射光@@的@@波长@@来克服@@。增加激光@@@@的@@能量可缩短入射光@@的@@波长@@@@。我们经@@常在@@金博宝娱乐@@ 中@@听到@@的@@极紫外@@@@线@@（EUV，Extreme Ultraviolet Lithography）光@@刻@@机@@正是通过将深紫外@@线@@（DUV，Deep Ultraviolet Lithography）光@@刻@@机@@的@@波长缩短至@@@@1/14（=提高光@@能@@），实现精细图@@形绘制@@的@@@@；另一@@方面@@，还可通过提高物镜的@@数值@@孔径@@（NA）来寻找突破口@@。提高光@@源镜头数值@@孔径@@，或@@使用@@高折射率的@@介质增加物镜的@@数值@@孔径@@。高数值@@孔径极紫外@@@@线@@（High NA EUV）光@@刻@@机@@就@@是@@采用@@了@@提高光@@源镜头数值@@孔径@@的@@方法@@，而@@常用的@@深紫外@@线光@@刻@@机@@@@（ArF immersion）则采用@@了@@高折射率介质的@@方法@@。

物镜的@@数值@@孔径其实@@很难直观去理解@@@@，<图@@7>揭示了@@一@@种相对@@较@@通俗的@@理解@@方法@@。相信读者可以@@从@@中@@理解@@光@@源镜头变大@@，分辨率就@@会提高@@（变小@@）的@@原理@@。

图@@7：物镜的@@数值@@孔径与@@物镜的@@分辨能力@@@@@@

寻找光@@刻@@机@@的@@光@@源可非同小可@@。直到@@@@21世纪@@初@@，科研人员们还在@@不断发现更好的@@光@@源@@。但@@从@@找到@@@@193nm的@@氟化氩@@（ArF）激光@@@@，到@@发现@@13.5nm的@@极紫外@@@@线作为@@光@@源@@，科学家们足足花了@@@@10多年@@的@@@@时间@@。这主要缘于光@@的@@性质@@，光@@的@@波长越短@@，越不容易发生折射@@，且@@容易被材料吸收@@。

此外@@@@，曝光@@@@对@@半导体@@的@@@@生产量也非常重要@@@@。从@@上@@述讲解中@@可以@@看出@@@@，曝光@@@@与@@氧@@化@@工艺@@@@不同@@@@@@，无法同时@@处理@@数十个晶圆@@@@，即@@无法打造可以@@一@@次@@处理@@直径为@@@@300mm的@@晶圆@@的@@均匀光@@源@@，光@@刻@@机@@每次@@只能曝光@@@@@@1~4个芯片@@。最新版光@@刻@@机@@每台@@约@@1000亿韩元@@以@@上@@@@@@，相当昂贵@@，但@@每小时也只能处理@@@@100张左@@右@@@@的@@晶圆@@@@。仅投入到@@曝光@@@@工艺@@的@@资金就@@是@@氧@@化@@工艺@@@@的@@@@12倍@@。对@@于极紫外@@@@线来说@@，与@@其说@@“是否能作为@@光@@源@@”重要@@，不如@@说@@“是否能提高处理@@量@@，实现商业价值@@@@”更加重要@@@@。为@@解决这一@@问题@@@@，不仅要从@@光@@源入手@@，还要从@@材料方面入手@@，寻找对@@少量光@@也能敏感反应的@@光@@刻@@胶@@材料@@。

曝光@@@@结束后@@@@，就@@要检测@@晶圆@@的@@套刻@@@@（Overlay）误差@@。套刻@@，是为@@测量光@@刻@@机@@的@@对@@准精度而@@在@@@@晶圆@@上@@做的@@小标识@@。每次@@曝光@@@@时围绕同一@@个中@@心@@，以@@不同@@大小的@@标记套刻@@标识@@，就@@可测量曝光@@@@的@@对@@准程度或@@晶圆@@是否有@@所偏离等@@@@。但@@套刻@@工艺@@与@@对@@准@@（Alignment）工艺@@不同@@@@，不会检测@@每一@@个晶圆@@的@@套刻@@精度@@。

显影@@（Develop）

光@@刻@@胶@@曝光@@@@后@@@@，曝光@@@@区光@@刻@@胶@@的@@化学性质会发生改变@@。这些变质的@@光@@刻@@胶@@要用显影@@液溶解后@@去除@@，这一@@工艺@@被称@@作显影@@@@（Develop）。

当然@@，在@@进入显影@@工艺@@前@@@@，要把晶圆@@放入烘箱烘烤@@，这样可以@@进一@@步促进曝光@@@@区光@@刻@@胶@@的@@性质变化@@，这一@@过程被称@@作曝光@@@@后@@烘烤@@（PEB，Post Exposure Bake）。

经@@PEB后@@，在@@晶片涂覆显影@@液@@，去除变质的@@光@@刻@@胶@@部分@@，必要时还可进行清洗@@@@（Rinse）。清洗@@时@@，要根据@@@@光@@刻@@胶@@的@@材料选择合适的@@清洗@@溶液@@。而@@清洗@@设备@@也是种类繁多@@，且@@往往要在@@处理@@速度和@@良率之间@@做权衡@@。

经@@上@@述一@@系列过程@@，半导体@@的@@@@“饼干@@模具@@@@”终于制成了@@@@。最后@@@@，在@@这@@“模具@@”的@@缝隙涂覆所需的@@材料@@，或@@削减不需要的@@部分等@@@@，经@@一@@番完善工作后@@在@@表@@面雕刻晶体管和@@金属@@布线@@即@@可@@。

光@@刻@@机@@的@@发展与@@纵向思考@@

从@@上@@述对@@光@@刻@@工艺@@@@的@@讲解中@@@@，相信读者已经@@明白以@@死记硬背@@的@@方式去学习一@@门技术有@@多么地徒劳@@。在@@193nm的@@氟化氩@@（ArF）激光@@@@光@@源遇到@@瓶颈时@@，科学家们还没有@@发现@@EUV，但@@微@@细化的@@脚步又不能停止@@。所以@@@@，研究人员们就@@试图@@缩短相同光@@源的@@波长@@，进而@@研发出了@@氟化氩浸没式光@@刻@@机@@@@@@，从@@而@@使半导体@@行业向@@100nm以@@下级别迈出了@@一@@步@@。当然@@，这不是仅通过光@@刻@@工艺@@@@就@@可以@@解决的@@@@，还需要前@@后@@端工艺@@@@的@@共同努力@@。

图@@8：为@@研发@@ArF浸没式光@@刻@@机@@@@所引进的@@新技术@@

使用@@浸没式光@@刻@@设备@@@@，就@@要在@@晶圆@@上@@滴落高折射率的@@液体@@（水@@）。问题是半导体@@工艺@@非常精细@@，小小的@@误差@@也会@@“酿成大错@@”，比@@如@@@@，液体的@@不纯物有@@可能导致半导体@@产品的@@瑕疵@@，或@@光@@刻@@胶@@被水@@溶解后@@被清洗@@掉等@@@@。为@@攻克这些技术难关@@，人们进一@@步研发了@@可以@@制成高纯度水@@的@@技术以@@及@@@@在@@光@@刻@@胶@@上@@形成易去除的@@防水@@涂层的@@技术@@。在@@光@@刻@@胶@@上@@新涂覆了@@一@@层防水@@层后@@@@，显影@@工艺@@当然@@也要相应做出改变@@。

这些改变@@，需要由半导体@@行业持续努力解决@@。最近@@，SK海力士@@与@@材料公司@@@@联手@@，共同研发了@@干法光@@刻@@工艺@@@@流程@@。

我们在@@前@@一@@篇@@（氧@@化@@工艺@@@@）中@@也曾说到@@@@，干法工艺@@@@，顾名思义@@就@@是@@没有@@水@@的@@介入@@。也就@@是@@说@@，这是@@一@@种与@@之前@@完全不同@@的@@崭新工艺@@技术@@。它像沉积@@工艺@@那样在@@光@@刻@@胶@@表@@面上@@形成薄膜@@，在@@显影@@过程中@@@@也不清洗@@@@。需研发这些技术的@@理由不胜枚举@@，但@@最重要@@的@@@@，就@@是@@微@@细化水@@平已经@@达到@@@@了@@极致@@，光@@刻@@机@@绘制@@出的@@精细图@@形@@，在@@涂覆和@@清洗@@光@@刻@@胶@@的@@过程@@中@@会被破坏@@。

结语@@ ：成功绘制@@不等@@@@于结束@@

在@@本篇文章中@@@@，我们快速浏览了@@光@@刻@@工艺@@@@@@，通过该工艺@@@@，图@@形的@@绘制@@已经@@完成@@。下一@@步就@@需要在@@绘制@@的@@图@@形上@@添加点什么或@@削减不需要的@@部分@@。虽说光@@刻@@工艺@@@@很重要@@@@，但@@也不能忽视其他工艺@@@@。因为@@@@制作微@@细模具@@@@（光@@刻@@工艺@@@@）和@@利用这个模具@@完成所需的@@操作可是完全不同@@的@@问题@@。

※ 本文为@@外@@部专家对@@半导体@@@@/ICT的@@见解@@，并不代表@@@@SK海力士@@的@@立场@@。

文章来源@@@@：SK海力士@@

[半导体@@前@@端工艺@@@@@@：第@@二@@篇@@] 半导体@@制程工艺@@@@概览@@与@@氧@@化@@@@

judy — Wed, 28 Dec 2022 09:05:54 +0000

半导体@@制程工艺@@@@概览@@

在@@第@@一@@篇@@的@@最后@@@@@@，我们说到@@金属@@氧@@化@@物半导体@@场效应晶体管@@@@（MOSFET）的@@平面式结构@@让人们可以@@在@@晶圆@@上@@同时@@制造@@出好几个@@MOSFET。且@@与@@第@@一@@代晶体管@@BJT¹不同@@，MOSFET无需焊接过程@@。本期@@@@内容就@@让我们来详细了@@解一@@下具体的@@制程工艺@@@@@@。

为@@方便讲解@@，我们先来看一@@下普通电子零件是怎么制成的@@@@。只要拆解身边的@@任何一@@件电子产品@@，我们便不难发现@@：其基本结构都是把晶体管@@、干电池@@、蓄电池和@@电感线圈等@@各种单位@@@@电子元器件固定@@在@@@@PCB²上@@，制程工艺@@@@可简单概括为@@@@“电子元器件的@@制造@@@@ → 电子元器件的@@固定@@@@”。

¹BJT ：双极结型晶体管@@（Bipolar Junction Transistor），即@@通过一@@定的@@工艺@@将半导体@@内的@@@@P型半导体@@和@@@@N型半导体@@结合@@在@@一@@起@@（PN结合@@）制成的@@晶体管@@。
²PCB ：印刷电路@@板@@（Printed Circuit Board），大部分电子产品采用@@的@@一@@种@@半导体@@基板@@，将电路@@布置在@@一@@个基板上@@@@，在@@其表@@面上@@焊接各种电子零件@@。

图@@1: 基板上@@焊接了@@各种电子元器件@@@@。过去@@，计算机@@的@@@@CPU也采用@@这种制作方法@@。（摘自@@@@：查看原文@@）

同样@@，在@@晶圆@@上@@制作@@ MOSFET时也采用@@这种顺序@@。晶圆@@加工的@@第@@一@@道工艺@@就@@是@@@@“制造@@”各种电子元器件@@。说是@@“制造@@”，其实@@就@@是@@通过在@@晶圆@@上@@的@@各种处理@@@@，绘制@@所需的@@电子元器件@@。这一@@过程我们称@@之为@@晶圆@@加工的@@前@@端工艺@@@@@@（FEOL，Front End Of the Line）。随后@@@@，我们需要@@“固定@@”这些电子元器件@@。当然@@，对@@于这么小的@@电子元器件@@，无法使用@@直接焊接的@@方式@@，而@@是需要采用@@与@@@@FEOL相似的@@技术@@，通过金属@@布线@@在@@多达数十亿个电子元器件之间@@形成连接@@@@。这一@@过程我们称@@之为@@晶圆@@加工的@@后@@端工艺@@@@@@（BEOL，Back End Of the Line）。FEOL与@@BEOL加起来@@，统称@@为@@半导体@@制造@@的@@@@“前@@端工艺@@@@”。

图@@2：实际工艺@@顺序@@；在@@FEOL阶段制作@@MOSFET，然后@@@@再以@@金属@@布线@@@@代替焊接过程@@，连接@@FEOL的@@各种电子元器件@@@@。（摘自@@@@：查看原文@@）

接下来@@我们要逐一@@讲解的@@氧@@化@@@@、光@@刻@@、刻蚀@@等@@都是@@FEOL和@@BEOL中@@的@@工艺@@@@，各工艺@@的@@目的@@@@不同@@@@，使用@@特定设备@@的@@频率和@@次@@数也各不相同@@，但@@根本目的@@@@都是为@@了@@绘制@@繁多而@@精细的@@电路@@@@。

图@@3: 半导体@@制程工艺@@@@概览@@及@@其相关制造@@公司@@@@

一@@般来说@@，我们所知道的@@半导体@@制造@@的@@八大工艺@@分别为@@@@：晶圆@@制造@@@@、氧@@化@@、光@@刻@@、刻蚀@@、沉积@@、金属@@布线@@、测试@@和@@封装@@@@。但@@这八大工艺@@不能一@@概而@@论@@，如@@上@@图@@所示@@@@，严格来说@@，其实@@晶圆@@制造@@@@并不是在@@半导体@@制造@@工厂@@内完成的@@@@。此外@@@@，金属@@布线@@、封装@@和@@测试@@@@，与@@光@@刻@@@@、刻蚀@@、沉积@@等@@只有@@单一@@步骤的@@工艺@@不同@@@@@@，是对@@某个有@@特定目的@@@@的@@作业流程的@@统称@@@@。

玻璃膜覆盖@@：氧@@化@@

从@@图@@@@2中@@可以@@看出@@，半导体@@的@@@@制程工艺@@@@是从@@下至@@上@@的@@@@。这一@@过程并非像堆积木一@@样简单地把均匀的@@物质堆积起来就@@可以@@@@。为@@了@@把形状各异的@@物质在@@半导体@@内变成均匀的@@物质@@，需要经@@过多道处理@@工艺@@@@，如@@不需要的@@部分就@@要削减掉@@，需要的@@部分还要裹上@@特定物质等@@@@。在@@这@@一@@过程中@@@@，还会使用@@各种反应性很强的@@化学物质@@，如@@果化学物质接触到@@不应接触的@@部分@@，就@@会影响到@@半导体@@制造@@的@@顺利进行@@。而@@且@@@@，半导体@@内还有@@一@@些物质@@，一@@旦相互接触就@@会产生短路@@。氧@@化@@工艺@@@@的@@目的@@@@@@，就@@是@@通过生成隔离膜防止短路的@@发生@@。

氧@@化@@工艺@@@@就@@是@@在@@硅@@晶圆@@上@@生成一@@层保护膜@@。硅@@（Si）和@@氧@@气反应就@@会形成玻璃@@（SiO₂）。在@@我们的@@日@@常生活中@@也能@@体会到@@玻璃具有@@较@@高@@的@@化学稳定性@@，常用作各种饮料甚至@@盐酸@@、硫酸等@@各种化学药品的@@容器@@。在@@半导体@@制作过程中@@@@，通过氧@@化@@工艺@@@@形成的@@氧@@化@@膜也同样@@具有@@稳定性@@。它可以@@防止其他物质的@@穿透@@，因此@@在@@离子注入@@@@3工艺@@中@@非常实用@@。

氧@@化@@膜还可以@@用于@@阻止电路@@间电流的@@流动@@。MOSFET结构的@@核心就@@是@@栅极@@@@（Gate）。MOSFET与@@BJT晶体管不同@@@@，栅极@@不与@@电流沟道@@@@（S与@@D的@@中@@间@@部分@@）直接接触@@，只是@@“间接@@”发挥作用@@。这也是@@MOSFET不运作时@@，电力消耗小的@@原因@@。MOSFET通过氧@@化@@膜隔绝栅极@@与@@电流沟道@@@@，这种氧@@化@@膜被称@@为@@栅氧@@化@@层@@（Gate Oxide）。随着@@最近@@推出的@@先进半导体@@产品体积逐渐变小@@@@，它们也会采用@@@@ HKMG4等@@各种栅极@@绝缘层来取代氧@@化@@膜@@。

3离子注入@@（Ion Implant）：在@@半导体@@制造@@过程中@@@@，为@@把纯净的@@晶圆@@变成半导体@@状态@@，将三@@族或@@五族元素以@@一@@定的@@方式掺入到@@半导体@@基片规定的@@区域内@@。

4HKMG（High-K Metal Gate）: 可有@@效减少电流泄露的@@新一@@代@@MOSFET栅极@@；是一@@种以@@金属@@代替传统的@@多晶矽@@（Polysilicon）栅极@@，以@@高介电@@（High-K）取代氧@@化@@硅@@绝缘膜的@@晶体管@@。

图@@4: 栅极@@（G）与@@电流沟道@@（S-D中@@间@@）的@@隔绝物质@@（红框部分@@）。过去@@使用@@二@@氧@@化@@硅@@@@（SiO₂）作为@@绝缘膜@@。（摘自@@@@：查看原文@@）

可用作保护膜的@@并非只有@@二@@氧@@化@@硅@@@@（SiO₂）一@@种物质@@。我们还可通过沉积@@方式覆盖保护膜@@，或@@者@@使用@@部分已形成的@@电路@@作为@@保护@@。

氧@@化@@工艺@@@@使用@@的@@是晶圆@@的@@组成@@物质@@，即@@通过氧@@化@@晶圆@@的@@大量硅@@原子@@形成保护膜@@。需要提前@@说明的@@是@@，这一@@点与@@后@@面要说到@@的@@@@“沉积@@”工艺@@有@@所不同@@@@。

氧@@化@@工艺@@@@的@@种类@@

氧@@化@@工艺@@@@可分为@@@@干法氧@@化@@@@（Dry Oxidation）、湿@@法@@氧@@化@@@@（Wet Oxidation）和@@自@@由基@@@@氧@@化@@@@（Radical Oxidation）三@@大类@@。

氧@@化@@的@@种类@@（摘自@@@@：（株@@）图@@书出版@@HANOL出版社@@[半导体@@制造@@技术的@@理解@@@@143p]）

湿@@法@@氧@@化@@@@采用@@晶圆@@与@@高温水@@蒸气@@（水@@）反应的@@方式生成氧@@化@@膜@@，化学方程式如@@下@@。

Si （固体@@） + 2H₂O （气体@@） → SiO₂ （固体@@） + 2H₂ （气体@@）

这一@@化学方程式可以@@简单理解@@为@@用高温水@@让晶圆@@表@@面生锈@@@@。湿@@法@@氧@@化@@@@，虽然@@氧@@化@@膜生长速度快@@，但@@其氧@@化@@层整体的@@均匀度和@@密度较@@低@@。而@@且@@@@，反应过程中@@还会产生氢气等@@副产物@@。由于@@湿@@法@@氧@@化@@@@过程的@@特性@@难以@@控制@@，在@@对@@半导体@@性能而@@言至@@关重要@@的@@核心领域@@中@@无法使用@@该方法@@。

干法氧@@化@@则采用@@高温纯氧@@与@@晶圆@@直接反应的@@方式@@。氧@@分子比@@水@@分子重@@（32 vs 18）5，渗入晶圆@@内部的@@速度相对@@较@@慢@@。因此@@，相比@@湿@@法@@氧@@化@@@@@@，干法氧@@化@@的@@氧@@化@@膜生长速度更慢@@。但@@干法氧@@化@@的@@优点在@@于不会产生副产物@@（H₂），且@@氧@@化@@膜的@@均匀度和@@密度均较@@高@@@@。正是考虑到@@这种优点@@，我们在@@生成对@@半导体@@性能影响重大的@@栅极@@氧@@化@@膜时@@，会选用干法氧@@化@@的@@方式@@。

自@@由基@@氧@@化@@与@@前@@两种不同@@@@：湿@@法@@与@@干法氧@@化@@都是通过提高自@@然@@气体@@的@@温度@@来提升其能量@@，从@@而@@促使气体@@与@@晶圆@@表@@面发生反应@@@@。自@@由基@@氧@@化@@则多一@@道工艺@@@@，即@@在@@@@高温条件下把氧@@原子和@@氢分子混合在@@一@@起@@，形成化学反应活性极强的@@自@@由基@@气体@@@@，再使自@@由基@@气体@@与@@晶圆@@进行反应@@。由于@@自@@由基@@的@@化学活性极强@@，自@@由基@@氧@@化@@不完全反应的@@可能性极小@@。因此@@，相比@@干法氧@@化@@@@，该方法可以@@形成更好的@@氧@@化@@膜@@。

5假设氢@@（H）原子的@@重量为@@@@1，氧@@（O）原子的@@重量为@@@@16，氧@@（O2）分子的@@重量就@@是@@@@32, 水@@（H2O）分子的@@重量就@@是@@@@18，因此@@，氧@@分子比@@水@@分子更重@@。

自@@由基@@氧@@化@@的@@特点@@ [摘自@@@@: （株@@）图@@书出版@@HANOL出版社@@《半导体@@制造@@技术的@@理解@@@@149p》]

此外@@@@，自@@由基@@氧@@化@@还可以@@生成在@@立体结构上@@厚度均匀的@@氧@@化@@膜@@。半导体@@公司@@使用@@的@@都是单结晶体晶圆@@@@，结晶方向相同@@。

上@@图@@中@@的@@数字@@100和@@110表@@示@@硅@@的@@结晶方向@@，下方的@@两幅图@@是硅@@原子@@的@@解析图@@@@。从@@图@@@@中@@可以@@看出@@@@，采用@@湿@@法@@和@@干法氧@@化@@时@@，晶圆@@上@@侧@@（100）方向的@@氧@@化@@膜生长速度相对@@较@@慢@@，而@@侧面@@（110）方向的@@氧@@化@@速度较@@快@@。由于@@100方向的@@硅@@原子@@排列更稠密@@，干法或@@湿@@法@@氧@@化@@@@时@@，氧@@化@@气体@@很难穿透结晶与@@硅@@发生反应@@@@，而@@自@@由基@@氧@@化@@在@@这@@方面则相对@@容易@@。

图@@5：密勒指数@@（Miller indices）描述的@@硅@@原子@@排列@@

此外@@@@，采用@@自@@由基@@氧@@化@@可以@@在@@很难形成氧@@化@@膜的@@圆化顶角上@@形成均匀的@@氧@@化@@膜@@，在@@反应活性较@@弱的@@氮化硅@@@@@@（Si₃N₄）6中@@也能@@“夺取@@”硅@@原子@@，发生氧@@化@@反应@@。

随着@@半导体@@微@@细化难度的@@增加@@，半导体@@公司@@纷纷开始在@@半导体@@内引进三@@维@@式结构@@。因此@@，能否生成厚度均匀的@@高品质保护膜变得越来越关键@@，氧@@化@@工艺@@@@也更加重要@@@@@@。

6氮化硅@@@@（Si₃N₄）：氮化硅@@@@是保护膜的@@一@@种@@@@，在@@半导体@@电子元器件的@@制造@@@@过程中@@以@@沉积@@方式覆盖在@@电子表@@面@@。

氧@@化@@设备@@的@@简化结构图@@@@

图@@6是氧@@化@@设备@@的@@简化结构图@@@@@@，实际的@@氧@@化@@设备@@要比@@本图@@复杂得多@@。

图@@6：晶圆@@氧@@化@@设备@@的@@结构@@

通过气体@@注入口进入氧@@化@@设备@@的@@反应气体@@@@，在@@被加热后@@@@，与@@晶圆@@发生氧@@化@@反应@@@@。为@@了@@减少正面接触气体@@的@@部分与@@稍后@@接触气体@@的@@部分间的@@氧@@化@@程度差异@@，晶圆@@中@@掺杂着假片@@（Dummy Wafer），以@@利用它们作为@@牺牲晶片来调整气体@@的@@均匀度@@。从@@图@@@@6中@@也可以@@看出@@，氧@@化@@工艺@@@@是把数十张晶圆@@同时@@放入进行氧@@化@@@@，可见@@氧@@化@@速度是非常之快的@@@@。

本期@@@@内容我们主要讲了@@前@@端工艺@@@@的@@概览和@@氧@@化@@工艺@@@@@@。为@@帮助大家理解@@@@，我们主要采用@@了@@大家非常熟悉的@@八大工艺@@的@@结构@@。但@@实际上@@@@，这些过程也属于半导体@@扩散@@（Diffusion）工艺@@领域@@@@，如@@果按温度@@划分@@，还可归类为@@高温工艺@@@@。下一@@期@@@@，我们就@@一@@起来了@@解一@@下光@@刻@@技术@@，看看如@@何利用光@@@@在@@晶圆@@上@@绘制@@电路@@@@吧@@。

※ 本文为@@外@@部专家对@@半导体@@@@/ICT的@@见解@@，并不代表@@@@SK海力士@@的@@立场@@。

文章来源@@@@：SK海力士@@

[半导体@@前@@端工艺@@@@@@：第@@一@@篇@@] 计算机@@、晶体管的@@问世@@@@与@@半导体@@@@

judy — Thu, 24 Nov 2022 01:16:01 +0000

无可否认@@，不论是半导体@@技术还是@@其产业本身@@，都已经@@成为@@@@所有@@市场@@中@@最大的@@产业@@之一@@@@。全球媒体@@、企业和@@政府也纷纷把目光@@投向了@@半导体@@工厂@@的@@下一@@个建设地@@。而@@每一@@次@@的@@技术革新都会进一@@步增加对@@智能设备@@的@@需求@@，半导体@@芯片的@@重要@@性@@也随之变得愈加突显@@。

然而@@@@，人们对@@半导体@@的@@@@变迁史和@@崛起却未必同样@@熟悉@@。从@@家用电器到@@智能手机@@，半导体@@是驱动@@电子设备@@不可或@@缺的@@@@188足彩外@@围@@app 。本期@@@@文章就@@来追溯一@@下这一@@核心@@188足彩外@@围@@app 的@@起源@@，了@@解一@@下它是如@@何成为@@@@我们日@@常生活的@@重要@@组成@@部分的@@@@。

以@@下六篇文章将详细介绍@@半导体@@的@@@@特征及@@工艺@@@@：“计算机@@与@@晶体管@@（Computers and Transistors）”、“工艺@@与@@氧@@化@@@@（Process and Oxidation）”、“光@@刻@@（Photolithography）”、“蚀刻@@（Etching）”、“沉积@@（Deposition）”和@@“金属@@布线@@（Metal Wiring）”。这些文章着重于说明技术之间@@的@@相关性@@。

人类的@@欲望@@: 计算机@@的@@@@诞生@@

从@@家庭到@@职场@@，人类一@@直在@@探索可以@@将各种场景中@@的@@日@@常活动简单化的@@方案@@。这也让技术设备@@的@@不断升级成了@@创新思想家们@@（Innovative thinker）一@@直关注的@@焦点@@@@。人类的@@这种欲望促使只能做简单运算的@@机器不断升级为@@更实用@@@@、更精密的@@设备@@@@@@。

从@@古至@@今@@，人类从@@未停止过发明机器的@@脚步@@。1871年@@查尔斯@@@@·巴贝奇@@（Charles Babbage）的@@分析@@机@@（Analytical Engine）就@@是@@最具代表@@性的@@实验创举@@。只要在@@分析@@机@@（Analytical Engine）插入名为@@穿孔卡片@@（Punched card/Punch card）的@@输入信息@@载体@@，就@@可以@@进行任何数学运算@@：分析@@机读取穿孔卡片的@@指令@@后@@@@，反复进行各种数学运算@@，最后@@@@在@@机器的@@另一@@头输出其结果值@@@@。就@@跟红白机@@（Famicom）的@@运作原理一@@样@@，想玩什么游戏@@，就@@插什么游戏卡@@。

虽然@@分析@@机没有@@最终@@完成@@，却给@@我们带来了@@启发@@。分析@@机具备了@@现代计算机@@的@@@@所有@@设计@@思想@@：穿孔卡片和@@输出设备@@相当于现在@@的@@存储器@@。所以@@@@说分析@@机就@@是@@@@CPU*的@@雏形@@。

查尔斯@@·巴贝奇@@（Charles Babbage）设计@@的@@分析@@机@@是用蒸汽作为@@动力源的@@@@。简言之@@，就@@是@@一@@台@@用金属@@和@@木材制作存储器和@@@@CPU，并用蒸汽机驱动@@的@@计算机@@@@。可见@@，从@@那时起@@，人们已经@@开始形成有@@关计算机@@运作原理的@@初步思想了@@@@，但@@没有@@把计算机@@与@@@@“电路@@”挂钩@@。那么@@，就@@让我们来看看电路@@是如@@何成为@@@@现代计算机@@核心@@188足彩外@@围@@app 的@@吧@@。当时@@，分析@@机的@@出现并没有@@带来石破天惊的@@震撼@@，也没有@@被广泛接受@@，但@@如@@今@@@@，以@@电路@@为@@核心的@@计算机@@却完全颠覆了@@世界@@。

*CPU：全称@@为@@@@(Central Processing Unit)，中@@央处理@@器@@，相当于计算机@@的@@@@大脑@@。

电控计算机@@@@

以@@电路@@为@@基础的@@设备@@@@@@，比@@蒸汽@@、人力和@@水@@力驱动@@更先进@@。因为@@@@它可以@@@@更快@@、更高效地控制信号@@@@。以@@蒸汽驱动@@为@@例@@@@，蒸汽必须要达到@@@@一@@定水@@平才可以@@运转机器@@，除了@@@@反应速度慢之外@@@@，高压输送更需要使用@@厚实的@@输送管@@，大大降低了@@功效@@。为@@了@@更形象地说明@@，假设我们要让一@@扇门的@@开关受粗绳@@拉动的@@控制@@：以@@蒸汽为@@动力源的@@话@@，我们需要@@拉动绳索以@@打开锅炉阀门并驱动@@蒸汽@@，随后@@@@更要等@@上@@一@@段时间@@，待蒸汽到@@达能推开门的@@压力强度@@；然而@@@@，如@@果以@@电力为@@动力@@，只需一@@个按钮和@@发动机就@@够了@@@@，机器的@@体积变小@@了@@@@，还能大大提高功效和@@反应速度@@。

图@@1. 蒸汽驱动@@自@@动门@@（左@@）& 电驱动@@自@@动门@@（右@@）

电的@@发现让人类用电控制计算机@@的@@@@想法开始萌生@@，并成为@@@@了@@当时@@的@@一@@大主流思想@@。很多科学家开始尝试用电力来驱动@@计算机@@@@，其中@@@@电子数字积分计算机@@@@@@（ENIAC，Electronic Numerical Integrator and Computer）就@@是@@这种尝试的@@一@@大成果@@。与@@用齿轮和@@蒸汽动力来驱动@@的@@分析@@机@@不同@@@@，ENIAC采用@@了@@真空电子管@@@@和@@各种电路@@来驱动@@计算机@@@@。从@@“真空电子管@@”这一@@名称@@就@@不难看出@@@@，ENIAC的@@动力源正是电力@@。

图@@2. 电子数字积分计算机@@@@（ENIAC）（摘自@@@@点击查看原文@@@@）

ENIAC的@@体积庞大@@，足以@@占据@@一@@个房间的@@面积@@。如@@此巨型的@@计算机@@@@，耗电量也达到@@@@了@@@@170kW，与@@同时@@使用@@@@170台@@微@@波炉@@的@@耗电量相当@@。当然@@，不愧于其庞大的@@体积和@@耗电量@@，ENIAC解决了@@当时@@的@@不少问题@@。相比@@咯吱作响@@“慢悠悠@@”运作的@@齿轮@@，采用@@17万根真空电子管@@的@@@@ENIAC也有@@着算是@@“破天荒@@”的@@运算速度@@。另外@@@@，ENIAC为@@氢弹的@@发明和@@仿真方法学@@ （Simulation Methodology）的@@创立也做出了@@不可磨灭的@@贡献@@@@。

然而@@@@，众所周知@@，ENIAC的@@性能其实@@还赶不上@@@@20世纪@@90年@@代@@的@@手提电脑@@。为@@了@@驱动@@一@@台@@低性能的@@电子计算机@@@@，功耗竟等@@同于同时@@运作@@170台@@微@@波炉@@，简直难以@@置信@@。而@@且@@@@，如@@此庞大的@@身躯@@，谈何普及@@@@？退一@@万步说@@，就@@是@@把@@ENIAC的@@体积缩小到@@其十分之一@@@@，也无济于事@@。毋庸置疑@@，相比@@上@@一@@代的@@蒸汽驱动@@设备@@@@，ENIAC在@@性能方面的@@确进步了@@不少@@。但@@想将其普及@@到@@@@“人手一@@台@@@@”，在@@体积和@@效率方面还有@@很长一@@段路要走@@。显然@@，ENIAC无法为@@人类创造其预想中@@的@@未来@@@@。世界呼唤进一@@步的@@创新@@，晶体管应运而@@生@@。

晶体管的@@问世@@@@

上@@文说道@@ENIAC采用@@了@@真空电子管@@@@，那这些电子@@188足彩外@@围@@app 的@@作用是什么呢@@？当时@@，人们已经@@明白只要能控制信号@@就@@可以@@制成运算机器@@。上@@文谈到@@的@@蒸汽自@@动门案例就@@是@@最好的@@证明@@：用粗绳@@@@（工具@@）控制蒸汽@@（信号@@），并设置了@@@@“只要拉绳就@@开门@@”的@@指令@@。电驱动@@自@@动门@@作为@@蒸汽驱动@@的@@升级版@@，其运作原理也是一@@样@@，利用开关来控制流入引擎的@@电流@@，以@@此来完成对@@门的@@操作@@。

归根到@@底@@，其实@@计算机@@就@@是@@在@@蒸汽自@@动门的@@基础上@@@@@@，增加了@@大量的@@输入和@@输出@@，然后@@@@在@@其内部安装数千个输送管@@，连接@@形成各种复杂的@@逻辑结构@@。蒸汽自@@动门只有@@开门和@@关门的@@作用@@，但@@试想一@@下@@，在@@此基础上@@@@，还可以@@进一@@步延伸@@，比@@如@@@@用一@@根粗绳@@同时@@开两扇门@@，或@@设计@@一@@款人站在@@门口时不会关闭的@@安全门等@@@@。以@@此类推@@，计算机@@就@@是@@在@@蒸汽自@@动门的@@基础上@@@@，不断叠加升级的@@功能@@@@。“粗绳@@”和@@“蒸汽输送管@@”就@@相当于真空电子管@@@@。

图@@3. 一@@个简单操作就@@可以@@同时@@打开几扇门的@@蒸汽驱动@@自@@动门@@@@ & 经@@两人同意才可以@@打开的@@自@@动门@@

如@@果想进一@@步升级@@“蒸汽计算机@@@@”的@@功能@@，改善整体性能@@，该怎么办@@？我们可以@@增加蒸汽管数量@@，形成更多的@@功能@@@@，或@@安装压力更大@@、温度@@更高的@@锅炉@@，提高反应速度等@@@@。原理虽说很简单@@，但@@现实操作起来却谈何容易@@？

蒸汽管本身就@@很大@@，即@@使@@只添加一@@条管道@@，增加的@@体积也相当可观@@；想提高锅炉的@@性能@@，不仅需要大量的@@能源@@，危险性也会大大增加@@。当时@@，真空电子管@@是人类找到@@的@@最好的@@替代方案@@。它由电力驱动@@@@，没有@@像高压锅炉爆炸那样的@@危险@@，且@@运作速度也达到@@@@了@@每秒数十次@@@@。当然@@，真空电子管@@的@@缺点就@@是@@庞大的@@耗电量@@，因此@@个别真空电子管@@会经@@常损坏@@。为@@了@@制造@@更好的@@计算机@@@@，就@@要寻找比@@真空电子管@@更胜一@@筹的@@@@188足彩外@@围@@app 。

1947年@@，晶体管诞生了@@@@。晶体管可以@@用微@@小的@@电量控制大量电流的@@流动@@，可谓是颠覆性的@@创造@@。科学家发现@@，只要使用@@以@@下两种半导体@@@@188足彩外@@围@@app ，就@@可以@@轻而@@易举地连接@@或@@断开信号@@@@（参见下图@@@@）。尽管@@其结构有@@些复杂@@，但@@原理却跟用粗绳@@@@控制蒸汽@@输送的@@道理一@@样@@。在@@晶体管诞生的@@那一@@年@@@@，人类发明了@@一@@款名叫@@ BJT*的@@产品@@，一@@直沿用至@@今@@。当然@@，晶体管的@@问世@@@@，也让半导体@@这一@@材料开始映入人们的@@眼帘@@。

*BJT：双极结型晶体管@@（Bipolar Junction Transistor），即@@通过一@@定的@@工艺@@将半导体@@内的@@@@P型半导体@@和@@@@N型半导体@@结合@@在@@一@@起@@（PN结合@@）制成的@@晶体管@@。

图@@4. 晶体管的@@结构@@：使用@@N型和@@@@P型两种半导体@@@@。（右@@图@@摘自@@@@了@@解半导体@@制造@@技术的@@图@@表@@@@）

所有@@人的@@半导体@@@@：MOSFET的@@创新与@@制造@@技术@@

1959年@@，贝尔研究所的@@研究员默罕默德@@·阿塔拉@@（Mohamed M. Atalla）博士和@@姜大元@@（Dawon Kahang）博士共同发明了@@一@@种金属@@氧@@化@@物半导体@@场效应晶体管@@@@（MOSFET，Metal–Oxide–Semiconductor Field-Effect Transistor）。两人在@@硅@@晶圆@@上@@形成了@@两种半导体@@层@@，并在@@@@此之上@@堆叠@@金属@@制成了@@平面型的@@晶体管@@。MOSFET的@@运作原理与@@上@@一@@代晶体管虽有@@些不同@@@@，但@@使用@@方法却大同小异@@，其最大亮点就@@是@@生产率@@。

图@@5. 姜大元博士的@@金属@@氧@@化@@物半导体@@场效应晶体管@@@@（MOSFET）模型结构@@（摘自@@@@（株@@）图@@书出版@@HANOL出版社@@）

得益于@@MOSFET的@@平面式结构@@，我们可以@@在@@硅@@晶圆@@上@@同时@@制造@@出好几个@@MOSFET。这意味着@@，只要把单个@@@@MOSFET的@@大小控制好@@，在@@相同面积的@@晶圆@@上@@@@可以@@多制作数十倍@@的@@晶体管@@，还可以@@直接把单个@@的@@@@MOSFET连接@@在@@一@@起@@。假设采用@@@@BJT晶体管制作@@CPU，即@@使@@BJT的@@制作过程@@再高效@@，想把数亿根@@BJT连接@@成@@CPU，仍然需要重复焊接以@@及@@@@将其固定@@在@@基板上@@的@@过程@@@@。相反@@，MOSFET可以@@一@@次@@性达到@@@@数亿根晶体管结合@@好的@@状态@@。正因为@@@@如@@此@@，“在@@硅@@晶圆@@上@@形成的@@@@MOSFET集合@@”在@@物理学上@@被@@“剥夺@@”了@@“半导体@@”的@@头衔@@。

接下来@@，我们将一@@探@@MOSFET的@@制作过程@@。我们常说@@，建造一@@个半导体@@工厂@@需要投数万亿@@（韩元@@）。出乎意料的@@是@@，如@@此的@@高投入其实@@就@@是@@为@@了@@以@@低成本生产@@MOSFET。那么@@半导体@@工厂@@是如@@何采用@@曝光@@@@@@（Exposure）、蚀刻@@（Etching）、沉积@@（Deposition）等@@半导体@@领域@@最常见的@@工艺@@来制作@@“廉价@@”的@@MOSFET的@@呢@@？让我们来一@@探究竟吧@@！

通过本篇文章我希望读者们能分清技术研发的@@目的@@@@与@@工具@@@@：科学家的@@目的@@@@是发明计算机@@@@，可以@@传递信号@@的@@电流是工具@@@@。MOSFET是目前@@@@以@@电力为@@基础的@@最顶级的@@@@“工具@@”，这是@@因为@@@@其制造@@工艺@@可以@@实现晶体管的@@量产@@。希望读者们能在@@接下来@@的@@内容中@@@@，想一@@想半导体@@的@@@@制造@@技术是如@@何降低半导体@@成本@@，进而@@为@@计算机@@与@@智能手机的@@普及@@奠定基础的@@@@。

※ 本文为@@外@@部专家对@@半导体@@@@/ICT的@@见解@@，并不代表@@@@SK海力士@@的@@立场@@。

半导体@@

Gartner：2022年@@全球@@半导体@@收入增长预计@@将放缓至@@@@7%

judy — Mon, 08 Aug 2022 07:48:24 +0000

8月@@8日@@消息@@，根据@@@@Gartner的@@最新预测@@@@，2022年@@全球@@半导体@@收入预计@@将增长@@@@@@7.4%，相比@@上@@一@@季度预测@@的@@@@13.6%有@@所下降@@并且@@远低于@@@@2021年@@的@@@@26.3%。Gartner研究业务副总裁@@Richard Gordon表@@示@@：“虽然@@芯片短缺正在@@得到@@缓解@@，但@@全球半导体@@市场@@正在@@进入到@@一@@个疲软期@@并将持续到@@@@2023年@@末@@，到@@那时半导体@@收入预计@@将下降@@@@@@2.5%。

半导体@@终端市场@@已出现疲软@@，尤其@@是那些受到@@消费者支出影响的@@市场@@@@。通胀@@、税收和@@利率的@@上@@升加上@@能源和@@燃料成本的@@提高正在@@给@@消费者的@@可支配收入造成压力@@，影响他们在@@个人@@电脑@@@@、智能手机等@@电子产品上@@的@@支出@@。”

由于@@今年@@@@一@@整年@@的@@@@经@@济状况将继@@续恶化@@，2022年@@全球@@半导体@@总收入预计@@为@@@@6392亿美元@@@@，比@@上@@一@@季度的@@预测@@@@减少@@367亿美元@@@@（见表@@@@一@@@@）。存储器的@@需求和@@价格均有@@所松动@@，尤其@@是在@@@@个人@@电脑@@和@@智能手机等@@与@@消费者相关的@@领域@@@@，使增长进一@@步放缓@@。

继@@2020年@@和@@@@2021年@@实现增长后@@@@，2022年@@个人@@电脑@@出货量将下降@@@@@@13.1%。来自@@个人@@电脑@@的@@半导体@@收入估计@@将在@@@@2022年@@下降@@@@5.4%。来自@@智能手机的@@半导体@@收入的@@增长率将在@@@@2022年@@放缓至@@@@3.1%，远低于@@2021年@@的@@@@24.5%。

从@@企业的@@角度来看@@，库存正在@@迅速恢复@@，交货时间开始缩短并且@@价格正在@@出现疲软@@。

Gordon表@@示@@：“半导体@@市场@@正在@@进入到@@行业下行周期@@@@，这在@@以@@前@@也发生过多次@@@@，所以@@@@我们对@@@@此并不陌生@@。虽然@@消费领域@@将有@@所放缓@@，但@@持续不断的@@云基础设施@@投资将使来自@@数据@@中@@心市场@@的@@半导体@@收入保持较@@长时间的@@韧性@@（2022年@@增@@长@@20%）。另外@@@@，由于@@汽车@@行业正在@@向电动和@@自@@动驾驶汽车@@过渡@@@@，每辆汽车@@中@@的@@半导体@@含量将会增加@@，因此@@汽车@@电子领域@@在@@@@未来@@三@@年@@将继@@续实现两位@@数增长@@。预计@@每辆汽车@@的@@半导体@@含量将从@@@@2022年@@的@@@@712美元@@增加到@@@@2025年@@的@@@@931美元@@。”

文章来源@@@@：TechWeb

半导体@@

Omdia：半导体@@市场@@收入在@@连续五季度创纪录之后@@@@趋稳@@

judy — Fri, 24 Jun 2022 03:55:22 +0000

根据@@@@Omdia对@@全球半导体@@市场@@的@@最新竞争性分析@@@@，火热的@@半导体@@市场@@在@@@@@@连续五季度收入增长创纪录之后@@@@于@@2022年@@第@@@@一@@季度@@趋稳@@，与@@上@@一@@季度相比@@仅下降@@@@0.03%。

半导体@@总收入百分比@@变化@@ - Omdia

"自@@2020年@@第@@@@二@@季度以@@来@@，半导体@@总收入每个季度都一@@直在@@增长@@，并且@@从@@@@2020年@@第@@@@四季度@@开始@@，总收入每个季度都创下新纪录@@。但@@市场@@在@@@@@@2022年@@第@@@@一@@季度@@打破了@@这两个趋势@@，迎来了@@自@@@@2020年@@第@@@@一@@季度@@起的@@首次@@下降@@@@。"Omdia《半导体@@竞争格局@@（CLT）聚焦服务@@》高级研究分析@@师和@@作者@@@@Cliff Leimbach表@@示@@。

Leimbach补充说@@，鉴于市场@@规模@@，这个下降@@幅度非常小@@，半导体@@收入仍接近历史高位@@@@。2022年@@第@@@@一@@季度@@的@@收入从@@@@2021年@@第@@@@四季度@@的@@@@1593.5亿美元@@@@下降@@至@@@@1593.0亿美元@@@@，但@@2022年@@第@@@@一@@季度@@的@@收入仍然处于最高纪录的@@第@@二@@位@@@@。

此外@@@@，根据@@@@历史标准@@，2022年@@第@@@@一@@季度@@的@@下降@@幅度很低@@。第@@一@@季度通常@@是@@下降@@的@@季度@@，因为@@@@假期@@结束后@@需求减弱@@。自@@2002年@@Omdia开始每季度跟踪该市场@@以@@来@@，第@@一@@季度的@@下降@@平均值@@是@@4.4%（见图@@@@表@@@@）。

第@@一@@季度回顾@@

与@@2022年@@第@@@@四季度@@相比@@@@，几乎所有@@半导体@@@@188足彩外@@围@@app 在@@2022年@@第@@@@一@@季度@@都经@@历了@@@@-5%到@@5%的@@连续增长@@。下降@@突出的@@包括@@@@CMOS传感器@@，其环比@@下降@@了@@@@@@16%。通常@@来说@@，这个市场@@在@@@@第@@一@@季度都会下降@@@@，但@@这次@@在@@此期@@间@@还有@@其他因素在@@起作用@@：

全球原材料价格上@@涨@@，造成通胀@@压力@@。

第@@一@@季度的@@消费支出萎靡@@，特别是智能手机的@@消费支出@@。

第@@一@@季度疫情对@@关键市场@@的@@持续影响@@，影响了@@智能手机和@@其他电子产品的@@供应链@@@@。

前@@10大市场@@份额@@

三@@星@@在@@@@2021年@@第@@@@四季度@@勉强超过英特尔@@@@，但@@在@@第@@一@@季度进一@@步扩大@@了@@领先优势@@。三@@星@@的@@内存@@收入保持稳定@@，而@@MPU的@@收入受到@@英特尔@@的@@严重影响@@，在@@2022年@@第@@@@一@@季度@@出现疲软@@。

除了@@@@前@@两家公司@@值@@得注意之外@@@@，随着@@AMD对@@Xilinx的@@收购完成@@，AMD的@@排名@@也从@@第@@八位@@上@@升到@@第@@六位@@@@。内存公司@@@@（三@@星@@、SK Hynix、Micron）仍然是内存市场@@的@@主要影响者@@，2022年@@第@@@@一@@季度@@的@@内存@@@@（DRAM、NAND、NOR）总收入仅下降@@@@2.2%。

前@@10大市场@@份额@@ - Omdia

关于@@Omdia
Omdia是专注于科技行业的@@领先型研究和@@咨询@@小组之一@@@@。Omdia的@@客户遍布@@120多个国家@@/地区@@，提供@@市场@@关键型数据@@@@、分析@@、建议和@@定制咨询@@@@。

半导体@@

SIA：中@@国@@仍是全球最大半导体@@市场@@@@，销售额达@@1925亿美元@@@@

judy — Wed, 16 Feb 2022 02:56:28 +0000

近日@@@@，美国半导体@@行业协会@@@@（SIA）在@@其官网@@上@@发布@@最新数据@@@@。数据@@显示@@@@，2021年@@全球@@半导体@@市场@@销售额总计@@5559亿美元@@@@，同比@@增长@@26.2%，创下历史新高@@。

从@@不同@@区域来看@@，2021年@@，中@@国@@仍是全球最大的@@半导体@@市场@@@@，半导体@@市场@@销售额为@@@@1925亿美元@@@@，同比@@增长@@27.1%。此外@@@@，美洲@@半导体@@市场@@的@@销售额增长幅度最大@@，达到@@@@27.4%。欧洲@@、亚太@@/其他地区@@和@@日@@本@@的@@全年@@半导体@@市场@@销售额同样@@有@@所增长@@，增长幅度分别达到@@@@@@27.3%、25.9%和@@19.8%。

从@@市场@@细分领域@@来看@@，有@@几大半导体@@产品在@@@@2021年@@全球@@半导体@@市场@@中@@表@@现亮眼@@。作为@@一@@种常用于@@汽车@@@@、消费品和@@计算机@@领域@@的@@产品@@@@，模拟半导体@@的@@@@年@@均增长率最高@@，达到@@@@33.1%，2021年@@市场@@销售额达@@到@@@@@@740亿美元@@@@；逻辑芯片和@@内存产品是@@2021年@@销售额最大的@@半导体@@产品类型@@，全年@@销售额分别达到@@@@@@1548亿美元@@@@和@@@@1538亿美元@@@@。

与@@2020年@@相比@@@@，2021年@@逻辑芯片的@@年@@销售额增长了@@@@@@@@30.8%，内存产品的@@年@@销售额则增长@@了@@@@30.9%。2021年@@，包括@@微@@处理@@器在@@内的@@微@@型@@IC销售额增长了@@@@@@15.1%，达到@@@@ 802 亿美元@@@@。

2021年@@，所有@@非内存产品的@@总销售额增长了@@@@@@@@24.5%。其中@@@@，汽车@@芯片的@@销售额同比@@增长@@@@了@@@@34.3%，销售额达@@到@@@@264 亿美元@@@@，创下历史新高@@。

美国半导体@@行业协会@@@@总裁兼首席执行官@@@@John Neuffer表@@示@@：“2021 年@@，在@@全球芯片供应持续短缺的@@情况下@@，半导体@@厂@@商将产量大幅提升到@@了@@前@@所未有@@的@@水@@平@@，以@@应对@@持续旺盛的@@市场@@需求@@。在@@这@@种情况下@@，全球芯片销量和@@出货量均创下纪录@@。芯片正在@@成为@@@@当前@@和@@未来@@技术的@@重要@@底座@@，预计@@未来@@几年@@@@，市场@@对@@半导体@@生产的@@需求将大幅增长@@。”

值@@得一@@提的@@是@@，作为@@半导体@@产业链的@@上@@游产业@@，半导体@@设备@@市场@@规模同样@@呈现出不断扩大@@的@@态势@@。赛迪顾问集成电路@@@@研究中@@心高级咨询@@顾问池宪念向@@《中@@国@@电子报@@》记者表@@示@@@@，得益于@@全球半导体@@市场@@供应紧张引发的@@半导体@@制造@@业扩产热潮@@，2022年@@，包括@@中@@国@@在@@内的@@全球半导体@@设备@@市场@@总规模将迎来新的@@@@突破@@。

免责声明@@：本文转载于网@@络@@，转载此文目的@@@@在@@于传播相关技术知识@@，版权归原作者@@所有@@@@，如@@涉及@@侵权@@，请联系小编删除@@(联系邮箱@@：service@eetrend.com )。

半导体@@