电子创新@@188足彩外围@@app 网@@ - 去耦电容@@ - 188足彩网

为什么去耦电容@@要靠近用电器件的@@电源管脚@@？

judy — Fri, 29 Dec 2023 06:01:44 +0000

通常@@，电源完整性@@@@是一个@@@@整体的@@概念@@，"完整性@@"这个@@词传达了以@@下几个@@方面的@@含义@@：

(1) 全面性和@@全面考虑@@：完整性@@意味着考虑到@@系统中的@@各个@@方面@@，包括电源的@@设计@@、电源线路@@、电源传递@@、电源管理等@@。它要求在@@整个@@系统中都要有足够的@@关注@@，确保电源在@@所有关键部分都能够正常工作@@。

(2) 健壮性@@：完整性@@还涵盖了系统对于外部扰动和@@变化的@@适应能力@@。一个@@@@具有良好电源完整性@@@@的@@系统能够在@@电压波动@@、电流变化@@、电磁干扰等不利因素的@@影响下@@，仍能保持其功能的@@稳定@@性@@。

(3) 系统的@@整体稳定@@性@@：这个@@词语强调了电源系统作为整体的@@稳定@@性@@。这包括了在@@供电方面的@@可靠性@@，以@@及确保整个@@系统在@@正常和@@异常情况下都能够保持其性能水平@@。

(4) 功能的@@保持@@：完整性@@还涉及到@@确保系统的@@各个@@功能在@@各种条件下都能够得以@@维持@@。这包括了对电子设备@@、计算机系统或其他依赖电源的@@设备而言@@，电源完整性@@@@直接关系到@@这些设备的@@可靠性和@@稳定@@性@@。

电源的@@完整性@@是为确认电源来源及目的@@端的@@电压和@@电流是否符合需求@@。电源完整性@@@@在@@现今的@@电子产品中相当@@重要@@，涉及芯片@@层面@@、芯片@@封装@@层面@@、电路板层面及系统层面@@。

电源完整性@@@@的@@结果是否满足要求@@，是由三个@@部分综合决定的@@@@，即@@供电模块@@、传输路径和@@用电端@@。我们设计电源电路的@@时候@@，对电源的@@要求是低噪声@@、低纹波@@，且输出电压准确@@、稳定@@，从而能够尽可能地@@减少干扰引入@@。

保证电源完整性@@@@@@，最终是保障用电芯片@@的@@噪声裕量@@[51] [xz2] 。电源噪声的@@裕量计算的@@过@@程如下@@。

(1)芯片@@的@@规格书会给一个@@@@规范值@@，通常@@是@@5%；要考虑到@@稳压芯片@@直流输出误差@@，一般是@@±2.5%，因此@@电源噪声峰值幅度不超过@@@@±2.5%。

(2)如芯片@@的@@工作电压范围是@@3.13~3.47V，稳压芯片@@标出输出电压是@@3.3V，安装在@@电路板后的@@输出电压是@@3.36V。容许的@@电压的@@变化范围是@@3.47-3.36=0.11V。稳压芯片@@输出精度是@@±1%，即@@3.36* ±1%=±0.0336V。电源的@@噪声裕量为@@0.11-0.0336=0.0764V，即@@76.4mV。

在@@计算电源的@@噪声裕量时@@，有以@@下几点需要注意@@。

（1）稳压芯片@@的@@输出电压的@@精确值是多少@@。

（2）电源的@@工作环境的@@是不是稳压芯片@@所推荐的@@环境@@。

（3）负载情况是怎么样的@@@@，这对稳压芯片@@的@@输出也有影响@@。

（4）电源噪声最终会影响到@@信号质量@@。而信号上的@@噪声来源不仅仅是电源噪声@@，反射@@、串扰等信号完整性@@问题也会在@@信号上叠加@@。因此@@不能把所有噪声裕量的@@要求都是通过@@@@提高电源输出的@@噪声来实现@@。

（5）不同的@@电压等级对电源噪声要求也不样@@，电压越小噪声余量越小@@。模拟电路对电源要求更高@@。

最终我们要求在@@用电器件的@@接收端接受到@@良好质量的@@电源@@，我们需要整个@@电源平面的@@所有的@@噪声@@。对于电源的@@噪声来源@@：稳压芯片@@输出的@@电压不是恒定的@@@@，会有一定的@@纹波@@；稳压电源无法实时响应负载对于电流需求的@@快速变化@@。稳压电源响应的@@频率一般在@@@@200kHz以@@内@@，能做正确的@@响应@@，超过@@了这个@@频率则在@@电源的@@输出短引脚@@处@@出现电压跌落@@；负载瞬态电流@@在@@电源路径阻抗和@@地@@路径阻抗产生压降@@；外部的@@干扰@@。

此处@@提到@@@@“负载瞬态电流@@”，这个@@问题不是由电源输出端的@@电源模块或者电源芯片@@所产生@@@@，而是由用电负载自身的@@负载变化所产生@@@@，这个@@负载变化又是由于大量数字信号在@@@@“跳变@@”所产生@@。集成电路是由无数的@@逻辑门电路组成@@，基本的@@输出单元我们可以@@看成是@@CMOS反相器@@，如图@@@@13.1所示@@。

图@@ 13.1 CMOS输出的@@电流示意图@@@@

当@@控制信号是一个@@@@低电平的@@时候@@，上面@@PMOS打开@@，此时输出是高电平@@。打开@@的@@瞬间@@，VCC通过@@@@LVCC和@@R，对芯片@@@@B的@@输入管脚进行充电@@。当@@控制信号是一个@@@@高电平的@@时候@@，下面的@@@@NMOS打开@@，此时输出的@@是低电平@@。打开@@的@@瞬间@@，芯片@@B的@@输入管脚储存的@@电量经过@@@@NMOS进行放电@@。在@@CMOS反相器@@输出状态发生变化的@@时候@@，流过@@的@@电流正是变化的@@电流@@。于是@@，在@@走线@@、过@@孔@@、平面层和@@封装@@@@（键合引线@@、引脚@@）等这些具有电感的@@链接部件上@@，便会感应出电压@@。例如@@标准的@@@@GND地@@电位应该是@@0V，但是芯片@@与@@地@@之间的@@链接部件存在@@电感@@，就会感应出电压@@VGND，那么芯片@@上的@@@@“地@@”电位就被抬高了@@，高于@@0V。如图@@@@13.2所示@@，当@@CMOS输出信号同时从低电平到@@高电平切换时@@，VCC上会观测到@@一个@@@@负电压的@@噪声@@，同时也会影响到@@@@GND，并有可能引起一个@@@@振荡@@。当@@输出信号从高电平到@@低电平切换时@@，GND上会观测到@@一个@@@@正电压的@@噪声@@，同时也会影响到@@@@VCC,并有可能引起一个@@@@振荡@@。

图@@ 13.2 CMOS输出变换电压导致的@@电源和@@@@GND的@@电压变化@@

一个@@@@CMOS会造成这样的@@干扰@@，如果有很多@@CMOS同时工作@@，用电器件对电源平面和@@@@GND地@@平面造成的@@干扰会很严重@@。这就是随着芯片@@的@@管脚越来越多@@，电流越来越大@@，集成度越来越高造成的@@我们不得不非常重视电源完整性@@@@@@。

（1）芯片@@的@@集成度越来越大@@，芯片@@内部晶体管数量也越来越大@@；晶体管组成内部的@@门电路@@ 组合逻辑@@ 延迟线@@ 状态机及其它逻辑@@。

（2）芯片@@外部电源引脚@@提供给内部晶体管一个@@@@公共的@@电源节点@@，当@@晶体管状态转换时必然引起电源噪声在@@芯片@@内部传递@@。

（3）内部晶体管工作需要内核时钟或是外部时钟同步@@，但是由于内部延迟及各个@@晶体管不可能严格同步@@，造成部分晶体管完成状态转换@@，另一部分可能处@@于转换状态@@，这样一来处@@于高电平门电路的@@电源噪声会传到@@其它门电路的@@输入部分@@。

经过@@上面@@分析@@，大家也非常能够理解@@，为什么要将去耦电容@@靠近用电器件的@@电源管脚放置了@@。

去耦电容@@（decoupling capacitor）通常@@被用于电源系统中@@，目的@@是提供对电源噪声的@@短时@@、高频响应@@，以@@维持稳定@@的@@电源电压供应给集成电路@@（IC）或其他用电器件@@。将去耦电容@@放置在@@靠近用电器件的@@位置有几个@@关键的@@理由@@：

1. 降低电感效应@@：在@@电源供电线路中@@，电源线和@@地@@线都有一定的@@电感@@。当@@用电器件瞬时需要大电流时@@，由于电感的@@存在@@@@，线路中会产生电压降@@，导致用电器件供电电压下降@@。通过@@@@在@@用电器件附近放置去耦电容@@@@，可以@@在@@用电瞬间提供瞬时电流@@，抵消电感引起的@@电压降@@。

2. 降低电源回路的@@阻抗@@：去耦电容@@在@@高频上具有较低的@@阻抗@@。将去耦电容@@放置在@@用电器件附近@@，可以@@降低电源回路的@@总阻抗@@，使电源更容易提供瞬时高频电流需求@@。

3. 减小电压波动的@@传播@@：电源线路@@上的@@电压波动会沿着线路传播@@。通过@@@@将去耦电容@@靠近用电器件@@，可以@@减小电压波动的@@传播@@距离@@，确保用电器件获得更稳定@@的@@电源电压@@。

4. 最小化电源噪声对邻近电路的@@影响@@：去耦电容@@可以@@吸收电源线上的@@噪声@@，防止噪声通过@@@@电源线传播到@@邻近的@@电路@@。这对于保持邻近电路的@@稳定@@性和@@性能至关重要@@。

因此@@，为了最大程度地@@提高去耦电容@@的@@效果@@，它通常@@被放置在@@用电器件附近@@，以@@确保对瞬时电流需求的@@快速响应@@，并最小化电源系统中的@@电感和@@电阻的@@影响@@。

小封装@@和@@小容值@@的@@去耦电容@@更应该靠近电源管脚的@@主要原因与@@这些电容的@@高频响应@@和@@电流传输的@@特性有关@@。

高频响应@@：小封装@@和@@小容值@@的@@电容通常@@在@@高频范围内具有更好的@@响应特性@@。由于高频信号的@@波长短@@，电容的@@物理尺寸和@@电感对其阻抗的@@影响较小@@。因此@@，小型电容更能够提供对高频噪声的@@有效去耦@@。

电流传输速度@@：小封装@@的@@电容通常@@具有较低的@@等效电感@@，使其能够更快地@@传输电流@@。在@@高频情况下@@，电流需要迅速响应用电器件的@@需求@@。通过@@@@将小电容靠近电源管脚@@，可以@@降低电流路径的@@电感@@，提高对瞬时电流需求的@@快速响应能力@@。

电源噪声的@@局部处@@理@@：小容值@@的@@电容主要用于处@@理局部的@@@@、瞬时的@@高频噪声@@。通过@@@@将这些电容靠近电源管脚@@，可以@@在@@电源引入电路板或芯片@@的@@地@@方提供即@@时的@@去耦效果@@，而不是在@@较远的@@位置@@。这有助于保持用电器件的@@电源稳定@@性@@，减小对整个@@电路的@@影响@@。

采用小封装@@和@@小容值@@的@@去耦电容@@靠近电源管脚@@，有助于优化高频噪声去耦效果@@，并提供对瞬时电流需求的@@快速响应@@。这样的@@设计有助于维持用电器件的@@稳定@@性和@@性能@@。

用一个@@@@电容组合的@@例子@@。这个@@组合使用的@@电容为@@：2个@@680uf钽电容@@，7个@@2.2uf陶瓷电容@@（0805封装@@），13个@@0.22uf陶瓷电容@@（0603封装@@），26个@@0.022uf陶瓷电容@@（0402）。图@@中@@上部平坦的@@曲线是@@680uf电容的@@阻抗曲线@@，其它三个@@容值@@的@@曲线为为图@@中@@三个@@@@V字曲线@@，从左到@@右@@2.2uf →0.22uf→ 0.022uf。总的@@阻抗曲线为底部粗包路线@@。

这个@@组合实现了在@@@@500K到@@150M范围内保持阻抗在@@@@33毫欧@@以@@下@@，到@@500M处@@，阻抗上升到@@@@110毫欧@@，从图@@中@@看反谐振点控制的@@很低@@。

一张图@@搞懂为什么去耦电容@@要好几种容值@@@@？

judy — Thu, 30 Mar 2023 03:37:50 +0000

本文转载自@@：硬件十万个@@为什么@@微信公众号@@

在@@设计普通电路时@@，工程师们通常@@关注的@@是电容的@@容值@@@@、耐压值@@、封装@@大小@@、工作温度范围@@、温漂等参数@@。但是在@@高速电路上或电源系统中及一些对电容要求很高的@@时钟电路中@@，电容已经不仅仅是电容@@，是一个@@@@由等效电容@@、等效电阻和@@等效电感组成的@@一个@@@@电路@@，简单的@@结构如图@@@@所示@@@@@@。

电容在@@高速电路中的@@等效电路@@

图@@中@@，C为所需电容@@，ESR为等效串联电阻@@，ESL为等效串联电感@@，CP为等效并联电容@@。

既然这是一个@@@@电路@@，那么就不再是一颗独立电容那么简单了@@。这个@@等效电路性能受很多因素的@@影响@@，在@@选择这类电容时@@，不仅仅要关注前面提到@@的@@那些参数@@，还要关注在@@特定频率下的@@等效参数@@，以@@Murata的@@1μF的@@电容为例@@,在@@谐振频率点时@@，对应的@@等效电容为@@602.625nF，等效电阻为@@11.5356mΩ，等效电感为@@471.621pH。理想电容和@@实际电容就呈现出不一样的@@性能@@。如图@@@@所示@@@@是理想电容和@@实际电容的@@阻抗曲线@@@@@@。

理想电容和@@实际电容的@@阻抗曲线@@@@

在@@工程实践中@@，很多工程师看到@@参考板设计或其他工程师设计的@@板子中有很多电容@@，觉得自己的@@产品按照他们的@@设计照搬就不一定不会出问题@@。其实这也不是如此@@，因为产品应用不同@@、结构也有可能不同@@，这就可能使得产品设计的@@@@PCB层叠不一样@@、通流平面也不一样@@，而这些都是会引起电源系统的@@不一致@@@@。

在@@电源系统设计中@@，通常@@都会有很多类型的@@电容存在@@@@，如一个@@@@电源系统中会有@@100μF、47μF、22μF、10μF、1μF、0.1μF等类型的@@电容@@，这么多类型的@@电容是否可以@@统一为某一种类型的@@电容呢@@？如图@@@@所示@@@@，以@@电容的@@阻抗曲线@@为例@@，进行说明@@。

增加相同电容值@@的@@电路阻抗曲线图@@@@

增加不同电容值@@的@@电路阻抗曲线图@@@@

通过@@@@上面@@两张图@@对比可以@@看到@@@@，如果都使用相同类型的@@电容@@，虽然阻抗更低@@，但是去耦频率范围几乎没变化@@；如果使用不同种类的@@电容@@，则可以@@增大去耦频率范围@@。

在@@电源系统中并不是电容越多越好@@，在@@某些系统中如果电容多了反而会导致新的@@噪声点出现@@。

单电源放大器@@电路的@@正确去耦方法@@

judy — Tue, 19 Jul 2022 07:20:03 +0000

在@@放大器@@电路设计中@@，你一定被一些最常见的@@问题给@@“坑@@”过@@，例如@@——没能用正确的@@方法对单电源运算放大器@@电路进行去耦@@。今天我们就讨论下这个@@问题@@，并给出单电源放大器@@电路的@@正确去耦方法@@@@。

单电源运算放大器@@电路要求对输入共模电平进行偏置@@以@@处@@理正负摆动的@@交流信号@@。当@@采用电阻分压供电电源的@@方法来提供偏置@@时@@，必须进行足够的@@去耦处@@理@@，以@@维持电源抑制@@(PSR)不变@@。

常见但错误的@@方法@@

一种常见的@@@@，但是错误的@@做法是通过@@@@一个@@@@带有@@0.1 μF旁路电容的@@@@100 kΩ/100 kΩ分压电路来向运算放大器@@的@@同相端提供@@ VS/2偏置@@。如果使用这些值@@，电源去耦往往显得不足@@，因为其极点频率仅为@@32Hz。

正确方法推荐@@

当@@电路工作在@@不稳定@@的@@环境下@@，图@@1（同相放大@@）和@@图@@@@2（反相放大@@）给出了如何获得最佳效果的@@@@VS/2去耦偏置@@电路@@。

图@@1 单电源同相放大@@器电路的@@正确去耦方法@@

Midband Gain = 1 + R2/R1

图@@2 单电源反相放大@@器电路的@@正确去耦方法@@

Midband Gain = –R2/R1

两种情况下@@，偏置@@功能均由同相输入端提供@@，反馈使反相输入端获得相同的@@偏置@@@@，而单位直流增益则将输出偏置@@为同一电压@@。耦合电容@@C1与@@BW3一致@@，滚降低频增益@@。

文章来源@@：亚德诺半导体@@