电容@@在@@@@EMC中@@的@@应用@@

judy — Tue, 26 Dec 2023 03:03:44 +0000

滤波电容@@@@在@@@@EMC中@@的@@功能@@

电容@@在@@@@电磁兼容性@@（EMC）中@@起着重要的@@作用@@，它可以@@用于控制和@@管理电磁干扰@@（EMI）以@@及提高电子设备的@@抗干扰能力@@。以@@下是电容@@在@@@@@@EMC中@@的@@一些主要应用@@：

1. 滤波器@@：电容@@常被用作滤波器@@的@@关键@@188足彩外围@@@@app 。在@@电子设备中@@@@，通过将电容@@放置在@@信号线或电源线上@@，可以@@有效地滤除高频噪声和@@电磁干扰@@，确保设备的@@电源和@@信号线不受到@@外部电磁波的@@干扰@@。

2. 电源解耦@@：在@@电子电路@@中@@@@，电容@@被用作电源解耦@@器@@，以@@确保电子@@188足彩外围@@@@app 在@@工作时@@获得稳定的@@电源@@。这有助于防止电源线上的@@噪声传播到@@关键的@@电子@@188足彩外围@@@@app 中@@。

3. 抑制射频@@干扰@@：射频@@（RF）干扰是一种高频干扰@@，常常影响无线通信设备和@@其@@他高频电子设备@@。电容@@可以@@被用来吸收和@@抑制这些射频@@信号@@，防止其@@进入或离开设备@@。

4. 防静电放电@@：在@@某些环境中@@@@，静电放电可能对设备造成危害@@。电容@@可以@@用于吸收和@@释放静电能量@@，从而减小静电对设备的@@影响@@。

5. 差模噪声滤波@@：在@@模拟电路@@中@@@@，电容@@通常用于差模信号@@的@@滤波@@，帮助减小噪声对信号的@@影响@@。

6. 共模抑制@@：电容@@也被用于共模抑制@@电路@@@@，防止共模信号@@@@（即同时@@作用于两个电路@@导线的@@干扰信号@@@@）对设备造成影响@@。

在@@EMC设计中@@@@，电容@@的@@@@选型和@@布局是非常关键的@@@@。合适的@@电容@@选择可以@@显著提高设备的@@电磁兼容性@@，防止不同部分之间@@的@@相互干扰@@，同时@@确保设备在@@电磁环境中@@稳定运行@@。

电容@@自谐振问题@@

我们用来滤波的@@电容@@器并不是理想的@@电容@@器@@，在@@系统中@@实际表现为理想电容@@与@@电感和@@电阻的@@串联@@。如@@图@@@@所示@@@@。

多层电容@@器@@(Muti-LayerCapacitor)在@@装配到@@@@PCB板上时@@会产生将近@@5nH的@@寄生电感@@，再加上约@@30m欧@@的@@引线电阻@@，其@@频率特性@@表现为如@@图@@@@所示@@@@的@@曲线@@。滤波电容@@@@将不是理想的@@低通滤波器@@@@，实际的@@插入损耗特性表现为以@@自谐振点为中@@心的@@带通滤波电路@@@@。

两个电容@@串联时@@@@，由于@@ESL(等@@效串联电感@@)和@@ESR(等@@效串联电阻@@)的@@存在@@@@，会产生反谐振问题@@。下图@@给出了电容@@并联的@@等@@效原理@@

下图@@给出了它们的@@真实的@@幅度@@@@-频率特性@@。

在@@将近@@15MHz到@@175MHz的@@一个较宽的@@频带内@@，并联电容@@的@@@@阻抗比单独一个大@@电容@@的@@@@阻抗要来的@@大@@@@，由于@@两电容@@产生了谐振@@，在@@150MHz处产生了一个阻抗的@@峰值@@，系统其@@他部分在@@该频率范围@@内产生的@@能量只能有很少的@@一部分被旁路到@@地平面@@@@。

在@@设计普通电路@@时@@@@，工程师们通常关注的@@是电容@@的@@@@容值@@、耐压值@@、封装@@大@@小@@、工作温度范围@@@@、温漂等@@参数@@。但是在@@高速@@电路@@上或电源系统中@@及一些对电容@@要求很高的@@时@@钟电路@@中@@@@，电容@@已经不仅仅是电容@@@@，是一个由等@@效电容@@@@、等@@效电阻和@@等@@效电感组成的@@一个电路@@@@，简单的@@结构如@@图@@@@所示@@@@@@。

电容@@在@@@@高速@@电路@@中@@的@@@@等@@效电路@@@@

图@@中@@@@，C为所需电容@@@@，ESR为等@@效串联电阻@@@@，ESL为等@@效串联电感@@@@，CP为等@@效并联电容@@@@。

既然这是一个电路@@@@，那么@@就不再是一颗独立电容@@那么@@简单了@@。这个等@@效电路@@性能受很多因素的@@影响@@，在@@选择这类电容@@时@@@@，不仅仅要关注前面提到@@的@@那些参数@@，还要关注在@@特定频率下的@@等@@效参数@@，以@@Murata的@@1μF的@@电容@@为例@@,在@@谐振频率点时@@@@，对应的@@等@@效电容@@为@@602.625nF，等@@效电阻为@@11.5356mΩ，等@@效电感为@@471.621pH。理想电容@@和@@实际电容@@就呈现出不一样的@@性能@@。如@@图@@@@所示@@@@是理想电容@@和@@实际电容@@的@@@@阻抗曲线@@@@。

理想电容@@和@@实际电容@@的@@@@阻抗曲线@@

在@@工程实践中@@@@，很多工程师看到@@参考板设计或其@@他工程师设计的@@板子中@@有很多电容@@@@，觉得自己的@@产品按照他们的@@设计照搬就不一定不会出问题@@。其@@实这也不是如@@此@@，因为产品应用不同@@、结构也有可能不同@@，这就可能使得@@产品设计的@@@@PCB层叠不一样@@、通流平面@@也不一样@@，而这些都是会引起电源系统的@@不一致@@。

在@@电源系统设计中@@@@@@，通常都会有很多类型的@@电容@@存在@@@@，如@@一个电源系统中@@会有@@100μF、47μF、22μF、10μF、1μF、0.1μF等@@类型的@@电容@@@@，这么多类型的@@电容@@是否可以@@统一为某一种类型的@@电容@@呢@@？如@@图@@@@所示@@@@，以@@电容@@的@@@@阻抗曲线为例@@，进行说明@@。

增加相同电容@@值的@@电路@@阻抗曲线图@@@@

增加不同电容@@值的@@电路@@阻抗曲线图@@@@

通过上面两张图@@对比可以@@看到@@@@@@，如@@果@@都使用相同类型的@@电容@@@@，虽然阻抗更低@@，但是去耦@@频率范围@@几乎没变化@@；如@@果@@使用不同种类@@的@@电容@@@@，则可以@@增大@@去耦@@频率范围@@@@。

在@@电源系统中@@并不是电容@@越多越好@@，在@@某些系统中@@如@@果@@电容@@多了反而会导致新的@@噪声点出现@@。

ESR对并联电容@@幅频特性的@@影响@@

阻抗的@@峰值与@@电容@@器的@@@@ESR的@@值成反比@@，随着@@单板设计水平与@@器件性能的@@提高@@

并联电容@@的@@@@阻抗的@@峰值将会随着@@@@ESR的@@减小@@而增加@@，并联谐振峰值的@@形状与@@位置取决于@@PCB板的@@设计与@@电容@@的@@@@选择@@。

有几条原则应该了解@@:

1、随着@@ESR的@@减小@@，谐振点的@@阻抗会减小@@，但反谐振点的@@阻抗会增大@@@@:

2、n个相同电容@@并联使用时@@@@，最小@@阳抗口能小干@@ESRIn:

3、多个电容@@并联时@@@@，阻抗并不一定发生在@@电容@@的@@@@谐振点@@;

4、对于@@给定数量的@@电容@@器@@，比较好的@@选择是电容@@值在@@一个较大@@的@@范围@@@@内@@均匀展开@@，各个电容@@值的@@@@ESR适中@@@@:比较差的@@选择是仅有少量的@@电容@@值@@，而且@@电容@@的@@@@@@ESR都非常小@@。

ESL对并联电容@@幅频特性的@@影响@@

电容@@封装@@和@@结构不同@@，ESL也不同@@，几种典型封装@@电容@@的@@@@@@ESL如@@表所示@@@@。

电容@@的@@@@ESL与@@电容@@值一起决定电容@@器的@@谐振点与@@并联电容@@器的@@反谐振点的@@频率范围@@@@。在@@实际的@@设计中@@@@@@，应该尽量选用@@ESL小的@@电容@@器@@。

电容@@器的@@选择@@

对于@@RF设计而言@@，陶瓷电容@@器@@、聚酯纤维电容@@器和@@聚苯乙烯薄膜电容@@器都是很好的@@选择@@。对于@@EMI滤波器@@来讲@@，对电容@@器的@@介质材料要求并不高@@，常见的@@@@X7R、Y5V和@@Z5U等@@松散介质都是不错的@@选择@@:通常绝对的@@电容@@值@@、电容@@器的@@温度系数@@、电压变化系数等@@并不重要@@。不同种类@@、不同容值的@@电容@@@@滤波范围@@是不同的@@@@，下面@@是典型的@@插入损耗比对效果@@:

由上图@@可看出@@，同为@@0805封装@@的@@@@贴片陶瓷电容@@@@，001uF的@@电容@@比@@0.1uF的@@电容@@具有更好的@@高频@@

滤波特性@@;建议板极工作频率高于@@50MHz的@@单板@@(如@@传输@@、MUSA的@@多数单板@@)全部使用@@0.01uF的@@滤波电容@@@@@@，而不是我们目前大@@量采用的@@@@0.1uF的@@滤波电容@@@@@@。

电源输出电容@@@@，输入电容@@@@

我们通常把电源模块输入@@、输出回路的@@电容@@称为滤波电容@@@@@@。简单理解就是@@，保证输入@@、输出电源@@ 稳定的@@电容@@@@。在@@电源模块中@@@@，滤波电容@@@@摆放@@的@@原则是@@“先大@@后小@@”。如@@图@@@@2.48.1所示@@，滤波电容@@@@按箭头@@ 方向先大@@后小@@摆放@@@@。

电源设计时@@@@，要注意走线和@@铜皮足够宽@@、过孔数量足够多@@，保证通流能力满足需求@@。宽度和@@过孔@@ 数量结合电流大@@小来评估@@。

电源输入电容@@@@@@

电源输入电容@@@@@@与@@开关环路形成一个电流环@@。这个电流环路的@@变化幅度大@@@@，Iout的@@幅度@@。频率是开关频率@@。DCDC芯片开关过程中@@产生@@，这个电流环产生的@@电流的@@变化@@，包含了较快的@@@@di/dt。

同步@@BUCK的@@方式@@，续流路径要经过芯片的@@@@GND管脚@@，输入电容@@@@要接在@@芯片的@@@@GND和@@Vin之间@@，路径尽可能短粗@@。

这个电流环面积足够的@@小@@，这个电流环对外辐射就会越好@@。

去耦@@电容@@与@@旁路电容@@@@

1、以@@供应商提供的@@产品资料上的@@自谐振特性为基础选择电容@@@@，使之符合设计的@@时@@钟速率与@@噪声频率的@@需要@@。

2、在@@所需要的@@频率范围@@内加尽可能多的@@电容@@@@。例如@@@@，22nF的@@电容@@的@@@@自谐振频率将近为@@11MHz，有用的@@阻抗@@(Z1欧@@姆@@)范围@@为@@6M~40MHz，你可以@@在@@该频带范围@@内加尽可能多的@@电容@@@@，以@@达到@@需要退耦的@@水平@@。

3、在@@尽可能靠近@@IC每个电源管脚@@的@@地方@@，至少放一个去耦@@电容@@器@@，以@@减小寄生阻抗@@。

4、旁路电容@@与@@@@IC尽可能放在@@同一个@@PCB平面@@上@@。有一个需要特别注意的@@地方@@:在@@两种布局中@@@@，Vcc网@@络都只有一个点连到@@@@Vcc平面@@。这样做@@，使得@@IC内外的@@噪声都必须通过这个唯一的@@过孔走到@@电源平面@@上@@去@@，过孔的@@附加阻抗帮助避免了噪声向系统其@@余部分的@@扩散@@。

5、对于@@多时@@钟系统可以@@将电源平面@@作图@@@@3-14所示@@的@@分割@@，对每一个部分使用一种正确容值的@@电容@@@@器@@，被狭缝分隔的@@电源平面@@将一部分的@@噪声与@@其@@他部分的@@敏感器件分隔开来@@，同时@@提供了中@@容值的@@分离@@;

6、对于@@时@@钟频率在@@一个较宽的@@范围@@@@内@@变化的@@系统@@，旁路电容@@的@@@@选择甚为困难@@。一个较好的@@解决方法是将两个容值上接近@@2:1的@@电容@@并联放置@@，这样做@@可以@@提供一个较宽的@@低阻抗区@@，和@@一个较宽的@@旁路频率@@，下面@@这张图@@可以@@看到@@@@@@，阻抗峰值仍然产生了@@，但却小于@@15欧@@，而可用的@@频率范围@@@@(阻抗小于@@15欧@@)则扩展到@@将近@@3.25MHz到@@100MHz的@@范围@@@@，这种多退耦电容@@的@@@@方法只在@@一个单独的@@@@IC需要一个较宽的@@旁路频率范围@@而且@@单个电容@@无法达到@@这一频带时@@才使用@@。而且@@，容值必须保持@@2:1的@@范围@@@@内@@，以@@避免阻抗峰值超过可用的@@范围@@@@@@。

高速@@ IC的@@电源引脚需要足够多的@@去耦@@电容@@@@，最好能保证每个引脚有一个@@。实际设计中@@@@@@，如@@果@@没@@ 有空间摆放@@去耦@@电容@@@@，则可以@@酌情删减@@。

IC 电源引脚的@@去耦@@电容@@的@@@@容值通常会比较小@@，如@@ 0.1μF、0.01μF 等@@；对应的@@封装@@也比较小@@，如@@ 0402封装@@、0603封装@@等@@@@。在@@摆放@@去耦@@电容@@时@@@@，应注意以@@下几点@@。

（1）尽可能靠近电源引脚放置@@，否则可能起不到@@去耦@@作用@@。理论上讲@@，电容@@有一定的@@去耦@@半径范@@ 围@@，所以@@@@应严格执行就近原则@@。

（2）去耦@@电容@@到@@电源引脚引线尽量短@@，而且@@引线要加粗@@@@，通常线宽为@@8～15mil（1mil = 0.0254mm）。加粗@@目的@@在@@于减小引线电感@@，保证电源性能@@。

（3）去耦@@电容@@的@@@@电源@@、地引脚从焊盘引出线后@@，就近打孔@@，连接到@@电源@@、地平面@@上@@@@。该引线同样要@@ 加粗@@，过孔尽量用大@@孔@@，如@@能用孔径@@10mil 的@@孔@@，就不用@@8mil的@@孔@@。

（4）保证去耦@@环路尽量小@@。去耦@@电容@@常见的@@@@摆放@@示例如@@@@图@@@@2.48.2～图@@2.48.4所示@@。图@@2.48.2～图@@2.48.4所示@@是@@SOP封装@@的@@@@IC 去耦@@电容@@的@@@@摆放@@方式@@，QFP等@@封装@@的@@@@与@@此类似@@。

常见的@@@@ BGA封装@@，其@@去耦@@电容@@通常放在@@@@ BGA下面@@，即背面@@。由于@@ BGA 封装@@引脚密度大@@@@，因此@@去@@ 耦电容@@一般放的@@不是很多@@，但应尽量多摆放@@一些@@，如@@图@@@@2.48.5所示@@。

储能电容@@的@@@@设计@@

储能电容@@可以@@保证在@@负载快速变到@@最重时@@供电电压不会下跌@@。储能电容@@可分为板极储能电容@@@@@@、器件级储能电容@@@@两种@@:

A，板极储能电容@@@@:保证负载快速变到@@最重时@@@@，单板各处供电电压不会下跌@@。在@@高频@@、高速@@单板@@(以@@及条件允许的@@背板@@)，建议均匀排布一定数量的@@较大@@容值的@@钽电容@@@@@@(luf、10uf、22uf、33uf)，以@@保证单板同一电压的@@值保持一致@@。

B，器件级储能电容@@@@:保证负载快速变到@@最重时@@@@，器件周围@@各处供电电压不会下跌@@。对于@@工作频率@@、速率较高@@、功耗较大@@的@@器件@@，建议在@@其@@周围@@排放@@1-4个较大@@容值的@@钼电容@@@@(luf、10uf、22uf、33uf)，以@@保证器件快速变换时@@其@@工作电压保持不变@@。

储能电容@@的@@@@设计@@应该与@@去耦@@电容@@的@@@@设计区别开来@@。有以@@下设计建议@@:

1、当单板上具有多种供电电压时@@@@，对一种供电电压储能电容@@仍然只选用一种容值的@@电容@@@@器@@，一般选用表贴封装@@的@@@@@@Tantalum电容@@(钽电容@@@@)，可以@@根据需要选择@@10uf、22uf、33uf等@@;

2、不同供电电压的@@芯片构成一个群落@@，储能电容@@在@@@@这个群落内均匀分布@@，如@@下图@@所示@@@@:

储能电容@@的@@@@作用就是保证@@IC在@@用电时@@@@，能在@@最短的@@时@@间内提供电能@@。储能电容@@的@@@@容值一般比较@@ 大@@，对应的@@封装@@也比较大@@@@。在@@PCB中@@，储能电容@@可以@@离器件远一些@@，但也不能太远@@，如@@图@@@@2.48.6所示@@。常见的@@@@储能电容@@扇孔@@方式@@，如@@图@@@@2.48.7所示@@。

电容@@扇孔@@、扇线原则如@@下@@。

（1）引线尽量短且加粗@@@@，这样有较小的@@寄生电感@@@@。

（2）对于@@储能电容@@@@，或者过电流比较大@@的@@器件@@，打孔时@@应尽量多打几个@@。

（3）当然@@，电气性能最好的@@扇孔是盘中@@孔@@。实际需要综合考虑@@

滤波电路@@中@@电容@@的@@@@运用@@

EMC滤波器@@通常指由@@ L，C构成的@@低通滤波器@@@@。不同结构的@@@@LC滤波器@@其@@区别在@@于电容@@与@@电感的@@连接方式的@@不同@@。LC滤波器@@的@@有效性不仅与@@其@@结构有关@@，而且@@还与@@连接网@@络的@@阻抗有关@@。如@@单个电容@@的@@@@滤波器@@在@@高阻抗电路@@中@@效果很好@@，而在@@低阻抗电路@@中@@效果很差@@。传统上@@，在@@滤波器@@两端的@@端接阻抗为@@ 50 欧@@姆@@的@@条件下描述滤波器@@的@@特性@@，但是实践中@@源阻抗@@Zs和@@负载阻抗@@Zi又非常复杂@@，并且它在@@要抑制的@@频率点上可能是未知的@@@@。如@@果@@滤波器@@的@@一端或两端与@@电抗性@@188足彩外围@@@@app 相联结@@，则有可能会产生谐振@@，使某些频率点的@@插入损耗变为插入增益@@。

如@@图@@@@所示@@@@，一信号通路中@@@@，L 与@@ C 组成一低通滤波电路@@@@，由于@@在@@某一频点的@@源阻抗@@ Zs 和@@负载阻抗@@ Zi 不可知@@，在@@使用时@@我们要避免参数组合后@@，将有用的@@频率成分滤掉@@。在@@很多案例中@@@@，工程师往往比较青睐于使用@@102,104 容值的@@电容@@@@，没有经过计算@@，有时@@可能适得其@@反@@。

通常电容@@的@@@@谐振是不会单独存在@@的@@@@，一般电容@@的@@@@自谐振是由电容@@与@@自身引脚的@@等@@效电感或连接电容@@的@@@@导线形成的@@电感组成@@。我们在@@实际工作中@@根据计算公式可知@@：

F=1/（2*π*√LC）

串联结构的@@@@LC在@@发生谐振时@@@@，其@@两端阻抗最小@@@@，相当于短路@@；并联结构的@@@@LC在@@发生谐振时@@@@，两端阻抗最大@@@@，相当于开路@@。如@@图@@@@ 1 所示@@， L与@@C在@@产生谐振时@@@@，从信号流向分析@@（红色箭头所示@@@@），它是串联谐振@@，对于@@串联谐振电路@@的@@特性而言@@，相当于短路@@。如@@果@@LC的@@谐振频点恰巧是我们想要滤除的@@干扰频点@@，那么@@L和@@C构成的@@通路相当于短路@@@@，就能很好地达到@@滤除噪声的@@目的@@@@。

例如@@@@在@@@@这一信号通路中@@@@@@，其@@中@@有用频率为@@ 5MHz，电路@@中@@的@@@@L值为@@ 1uH,我们要滤除其@@信号通路上@@10MHz的@@干扰信号@@，就要避免增加的@@滤波电容@@@@@@@@C与@@L的@@谐振点落在@@@@5MHz附近@@,从而将有用信号滤除@@。如@@果@@根据经验值选择@@1000pF电容@@，通过上述谐振公式计算@@，计算出其@@谐振点为@@ 5.03MHz，此时@@@@L C相当于短路@@，有用频率通过@@LC 直接到@@地@@,达不到@@我们需要的@@效果@@，反而使电路@@工作不正常@@。我们应根据需要滤除的@@干扰频率来选择适当的@@电容@@值@@，通过谐振频率公式代入计算@@，C 的@@取值为@@@@ 253.3pF, 我们取最接近值即可@@。还需要注意的@@是@@，如@@果@@用插脚@@188足彩外围@@@@app ，引脚要尽可能的@@短@@，如@@果@@可能最好选用贴片器件@@，其@@ESL最小@@。可见@@，正确选择滤波器@@的@@结构和@@@@188足彩外围@@@@app 参数至关重要@@。在@@实际的@@电路@@运用中@@@@，经验值固然重要@@，但在@@某些场合下@@，经验值是不值得提倡的@@@@，尤其@@在@@处理有用频率的@@谐波成分时@@@@，一定要通过正确的@@方法进行估算后再取值@@。

如@@图@@@@所示@@@@，要滤除线束上的@@噪声干扰信号@@，优先选用低成本的@@电容@@器@@，有时@@反而会将某些干扰噪声引至其@@它路径@@，从而产生天线效应@@，导致辐射增强@@。选用电容@@时@@@@，要清楚地知道电容@@自身只起到@@能量的@@转移@@，而能量并未被消耗@@，只有将电容@@接至低阻抗网@@络时@@@@，才会达到@@滤波的@@效果@@。在@@实践工作中@@@@，电容@@反向转移的@@特性往往会被工程师们忽略@@，大@@家都会误认为地永远是纯净的@@@@，只要接地@@，都能解决问题@@，因此@@接地就成了整改工程师口中@@的@@万能良药@@。如@@下图@@所示@@@@

假设信号线上有@@10dBm的@@电磁噪声需要滤除@@，通常情况下首先会想到@@用电容@@进行滤波处理@@，此时@@@@，电容@@需要转移的@@地@@，就一定要被关注@@，地是否干净@@，是否低阻@@，是否存在@@地弹效应@@，是否会引起环路效应等@@等@@@@。假设地上的@@噪声能量甚至比滤波对象的@@能量还要高@@，此时@@@@增加电容@@@@，就是会将地上的@@噪声反向转移至信号线上@@，信号线就成了最理想的@@辐射媒介@@。

共模电容@@@@

"共模电容@@@@"通常指的@@是差分信号中@@的@@共模电容@@@@@@，它是电路@@中@@一个重要的@@参数@@，特别是在@@差分放大@@器和@@通信系统中@@@@。

在@@一个差分信号中@@@@，有两种信号@@：差模信号@@和@@共模信号@@@@。

1.差模信号@@（Differential Mode Signal）：这是两个输入信号的@@差异部分@@，即两个信号的@@代数差@@。

2. 共模信号@@（Common Mode Signal）：这是两个输入信号的@@平均值或共同部分@@。

共模电容@@@@指的@@是信号对地的@@共模部分的@@电容@@@@。这个电容@@对于@@一些电路@@来说可能是有害的@@@@，尤其@@是在@@差分放大@@器中@@@@。在@@理想情况下@@，差分放大@@器只放大@@差模信号@@@@，而不对共模信号@@产生响应@@。然而@@，实际电路@@中@@总会存在@@一些不完美@@，其@@中@@一个影响是共模电容@@@@@@。

共模电容@@@@可能导致一些问题@@，比如@@@@：

共模噪声@@（Common Mode Noise）：如@@果@@输入信号中@@有共模噪声@@@@，共模电容@@@@可能导致这些噪声被放大@@@@，从而影响电路@@的@@性能@@。

共模抑制@@比@@（Common Mode Rejection Ratio，CMRR）：这是衡量差分放大@@器对共模信号@@的@@抑制能力的@@一个重要指标@@。共模电容@@@@的@@存在@@@@可能会影响@@CMRR，使得@@差分放大@@器对共模信号@@的@@抑制能力降低@@。

如@@图@@@@1，3为差模电容@@@@@@，2为共模电感@@，4为共模电容@@@@@@。

一般滤波器@@不单独使用差模线圈@@，因为共模电感@@两边绕线不一致等@@原因@@，电感必定不会相同@@，因此@@能起到@@一定的@@差模电感的@@作用@@。如@@果@@差模干扰比较严重@@，就要追加差模线圈@@。

差模电容@@@@

可以@@看到@@@@，电容@@特性低频率高阻抗高频率低阻抗@@。滤波器@@利用电容@@在@@@@高频时@@它的@@低阻抗短路掉差模千扰@@。(如@@图@@@@下图@@所示@@@@: )当频率为@@50Hz时@@，电容@@阻抗趋近于无穷大@@@@，相当于短路@@，不起任何衰减作用当频率为@@@@500kHz时@@，电容@@阻抗很小@@,根据上式可以@@看到@@@@差模负载的@@电流衰减为趋近于@@0如@@当频率为@@@@500kHz时@@负载@@50欧@@容抗@@0.05欧@@。

此时@@@@电容@@分得了@@99.9%的@@差模干扰电流@@，而负载只分得了@@0.1%的@@差模干扰电流@@也就是说@@500kHz时@@，电容@@使得@@差模干扰下降了@@30dB。

去耦@@滤波电容@@@@怎么布局摆放@@@@，到@@底是先大@@后小@@还是先小后大@@@@？

judy — Fri, 19 Aug 2022 03:00:16 +0000

对于@@噪声敏感的@@@@IC电路@@，为了达到@@更好的@@滤波效果@@，通常会选择使用多个不同容值的@@电容@@@@并联方式@@，以@@实现更宽的@@滤波频率@@，如@@在@@@@IC电源输入端用@@1μF、100nF和@@10nF并联可以@@实现更好的@@滤波效果@@。那现在@@问题来了@@，这几个不同规格的@@电容@@在@@@@@@PCB布局时@@该怎么摆@@，电源路径是先经大@@电容@@然后到@@小电容@@再进入@@IC，还是先经过小电容@@再经过大@@电容@@然后输入@@IC。

我们知道@@，在@@实际应用中@@@@，电容@@不仅仅是理想的@@电容@@@@C，还具有等@@效串联电阻@@@@ESR及等@@效串联电感@@@@ESL，如@@下图@@所示@@@@为实际的@@电容@@器的@@简化模型@@：

在@@高速@@电路@@中@@使用电容@@需要关注一个重要的@@特性指标为电容@@器的@@自谐振频率@@，电容@@自谐振频率公式表示为@@：

自谐振频率点是区分电容@@器是容性还是感性的@@分界点@@，低于谐振频率时@@电容@@表现为电容@@特性@@，高于谐振频率是电容@@表现为电感特性@@，只有在@@自谐振频率点附近@@电容@@阻抗较低@@，因此@@，实际去耦@@电容@@都有一定的@@工作频率范围@@@@，只有在@@其@@自谐振频率点附近@@频段内@@，电容@@才具有很好的@@去耦@@作用@@，使用电容@@器进行电源去耦@@时@@需要特别注意这一点@@。

电容@@的@@@@特性阻抗可表示为@@：

可见@@大@@电容@@@@（1uF）的@@自谐振点低于小电容@@@@(10nF)，相应的@@@@，大@@电容@@对安装的@@@@PCB电路@@板上产生的@@寄生等@@效串联电感@@@@ESL的@@敏感度小于小电容@@@@。

所以@@@@，小电容@@应该尽量靠近@@IC的@@电源引脚摆放@@@@，大@@电容@@的@@@@摆放@@位置相对宽松一些@@，但都应该尽量靠近@@IC摆放@@，不能离@@IC距离太远@@，超过其@@去耦@@半径@@，便会失去去耦@@作用@@。正确方法和@@错误方法如@@下图@@@@：

整体电路@@示意如@@下@@：

以@@上方式供大@@家参考@@。

文章来源@@：电子汇@@

电子创新@@188足彩外围@@@@app 网@@ - 滤波电容@@@@ - 188足彩网

电容@@在@@@@EMC中@@的@@应用@@

去耦@@滤波电容@@@@怎么布局摆放@@@@，到@@底是先大@@后小@@还是先小后大@@@@？