电子创新@@188足彩外围@@app 网@@ - 封装@@技术@@@@ - 188足彩网

半导体@@后端工艺@@｜第@@二@@篇@@：半导体@@封装@@的@@作用@@、工艺和@@演变@@

judy — Thu, 07 Dec 2023 01:45:23 +0000

在@@邮寄易碎物品时@@，使用合适的@@包装材料尤为重要@@，因为它确保包裹能够完好无损地到达目的@@地@@。泡沫塑料@@、气泡膜和@@坚固的@@盒子都可以@@有效地保护包裹内的@@物品@@。同样@@地@@，封装@@是半导体@@制造工艺的@@关键环节@@，可以@@保护芯片免受物理性或@@化学性损坏@@。然而@@@@，半导体@@封装@@的@@作用@@并不止于此@@。

本文是半导体@@后端@@（Back-End）工艺系列的@@第@@二@@篇@@文章@@，我们将详述封装@@技术@@@@的@@不同等级@@、作用和@@演变过程@@。

半导体@@封装@@工艺@@的@@四个@@等级@@

电子封装@@技术@@@@与@@器件的@@硬件结构有关@@。这些硬件结构包括有源@@@@188足彩外围@@app 1（如@@半导体@@@@）和@@无源@@@@188足彩外围@@app 2（如@@电阻器和@@电容器@@@@3）。因此@@，电子封装@@技术@@@@涵盖的@@范围@@较广@@，可分为@@0级封装@@@@到@@3级封装@@@@等四个@@不同等级@@。图@@1展示了半导体@@封装@@工艺@@的@@整个@@流程@@。首先@@是@@0级封装@@@@，负责将晶圆切割出来@@；其次是@@1级封装@@@@，本质上是芯片级封装@@@@@@；接着是@@2级封装@@@@，负责将芯片安装到模块或@@电路卡上@@；最后@@是@@3级封装@@@@，将附带芯片和@@@@模块的@@电路卡安装到系统板上@@。从@@广义上讲@@，整个@@工艺通常@@被称为@@“封装@@”或@@“装配@@”。然而@@@@，在@@半导体@@行业@@，半导体@@封装@@一般仅涉及@@晶圆切割和@@芯片级封装@@@@工艺@@@@。

1有源@@188足彩外围@@app ：一种需要外部电源才能实现其特定功能的@@器件@@，就像半导体@@存储器或@@逻辑半导体@@@@。

2无源@@188足彩外围@@app ：一种不具备放大或@@转换电能等主动功能的@@器件@@。

3电容器@@（Capacitor）：一种储存电荷并提供电容量的@@@@188足彩外围@@app 。

图@@1：半导体@@的@@封装@@等级@@（信息来源@@@@：“电子封装@@原理@@ (Principle of Electronic Packaging)”，第@@5页@@）

封装@@通常@@采用@@细间距@@球栅阵列@@@@@@（FBGA）或@@薄型小尺寸封装@@@@（TSOP）的@@形式@@@@，如@@图@@@@2所示@@。FBGA封装@@中@@的@@锡@@@@4球和@@@@TSOP封装@@中@@的@@引线@@@@5分别充当引脚@@，使封装@@的@@芯片能够与@@外部组件之间实现电气和@@机械连接@@。

4锡@@（Solder）：一种低熔点金属@@，支持电气和@@机械键合@@@@。

5引线@@（Lead）：从@@电路或@@@@188足彩外围@@app 终端向外引出的@@导线@@，用于连接至电路板@@。

图@@2：半导体@@封装@@示例@@（来源@@：ⓒ HANOL出版社@@）

半导体@@封装@@的@@作用@@

图@@3展示了半导体@@封装@@的@@四个@@主要作用@@，包括机械保护@@、电气连接@@、机械连接和@@散热@@@@。其中@@@@，半导体@@封装@@的@@主要作用是通过将芯片和@@@@器件密封在@@环氧树脂模塑料@@（EMC）等封装@@材料中@@@@，保护它们免受物理性和@@化学性损坏@@。尽管半导体@@芯片由数百个@@晶圆工艺制成@@，用于实现各种功能@@，但主要材质是硅@@。硅像玻璃一样@@，非常易碎@@。而@@通过众多晶圆工艺形成的@@结构同样@@容易受到物理性和@@化学性损坏@@。因此@@，封装@@材料对于保护芯片至关重要@@。

图@@3：半导体@@封装@@的@@作用@@（来源@@：ⓒ HANOL出版社@@）

此外@@，半导体@@封装@@可以@@实现从@@芯片到系统之间的@@电气和@@机械连接@@。封装@@通过芯片和@@@@系统之间的@@电气连接@@来为芯片供电@@，同时@@为芯片提供信号的@@输入@@和@@输出@@通路@@。在@@机械连接方面@@，需将芯片可靠地连接至系统@@，以@@确保使用时芯片和@@@@系统之间连接良好@@。

同时@@，封装@@需将半导体@@芯片和@@@@器件产生的@@热量迅速散发出去@@。在@@半导体@@产品工作过程中@@@@，电流通过电阻时会产生热量@@。如@@图@@@@3所示@@，半导体@@封装@@将芯片完全地包裹了起来@@。如@@果半导体@@封装@@无法有效散热@@@@，则芯片可能会过热@@，导致内部晶体管升温过快而@@无法工作@@。因此@@，对于半导体@@封装@@技术@@@@而@@言@@，有效散热@@至关重要@@。随着半导体@@产品的@@速度日益加快@@，功能日益增多@@，封装@@的@@冷却功能也变得越来越重要@@。

半导体@@封装@@的@@发展@@趋势@@@@

图@@4概述了近年@@来半导体@@封装@@技术@@@@的@@六大发展@@趋势@@@@。分析这些趋势有助于我们了解封装@@技术@@@@如@@何不断演变并发挥作用@@。

首先@@，由于散热@@已经成为封装@@工艺@@的@@一个@@重要因素@@，因此@@人们开发出了热传导@@@@6性能较好的@@材料和@@可有效散热@@的@@封装@@结构@@。

6热传导@@：指在@@不涉及@@物质转移的@@情况下@@，热量从@@温度较高的@@部位传递到相邻温度较低部位的@@过程@@。

可支持高速电信号传输的@@封装@@技术@@@@@@也成为了一种重要发展@@趋势@@@@，因为封装@@会限制半导体@@产品的@@速度@@。例如@@@@，将一个@@速度达每秒@@20千兆@@ (Gbps) 的@@半导体@@芯片或@@器件连接至仅支持每秒@@2千兆@@(Gbps) 的@@半导体@@封装@@装置时@@，系统感知到的@@半导体@@速度将为每秒@@2千兆@@ (Gbps)。由于连接至系统的@@电气通路是在@@封装@@中@@创建@@，因此@@无论芯片的@@速度有多快@@，半导体@@产品的@@速度都会极大地受到封装@@的@@影响@@。这意味着@@，在@@提高芯片速度的@@同时@@@@，还需要提升半导体@@封装@@技术@@@@@@，从@@而@@提高@@传输速度@@。这尤其适用于人工智能技术@@和@@@@5G无线通信技术@@@@。鉴于此@@，倒片封装@@@@7和@@硅通孔@@@@（TSV）8等封装@@技术@@@@应运而@@生@@，为高速电信号传输提供支持@@。

7倒片封装@@@@（Flip Chip）：一种通过将凸点朝下安装于基板上@@，将芯片与@@基板连接的@@互连@@技术@@@@。

8硅通孔@@（TSV）：一种可完全穿过硅裸片或@@晶圆实现硅片堆叠@@的@@垂直互连通道@@。

图@@4：半导体@@封装@@技术@@@@的@@发展@@趋势@@@@（来源@@：ⓒ HANOL出版社@@）

另一个@@发展@@趋势@@是三维半导体@@堆叠@@技术@@@@，它促进了半导体@@封装@@领域的@@变革性发展@@@@。过去@@，一个@@封装@@外壳内仅包含一个@@芯片@@，而@@如@@今@@可采用@@多芯片封装@@@@@@（MCP）和@@系统级封装@@@@@@@@（SiP）9等技术@@@@，在@@一个@@封装@@外壳内堆叠@@多个@@芯片@@。

9系统级封装@@@@@@（SiP）：一种将多个@@器件整合@@在@@单个@@封装@@体内构成一个@@系统的@@封装@@技术@@@@@@@@。

封装@@技术@@@@还呈现半导体@@器件小型化的@@发展@@趋势@@@@，即缩小产品尺寸@@。随着半导体@@产品逐渐被用于移动甚至可穿戴产品@@，小型化成为客户的@@一项重要需求@@。为了满足这一需求@@，许多旨在@@减小封装@@尺寸的@@技术@@@@随之而@@诞生@@。

此外@@，半导体@@产品正越来越多地应用@@于各种环境中@@@@。除了健身房@@、办公室或@@住宅等日常环境@@，热带雨林@@、极地地区@@、深海甚至太空等环境中@@也能见到半导体@@的@@身影@@。由于封装@@的@@基本作用是保护半导体@@芯片和@@@@器件@@，因此@@需要开发高度可靠的@@封装@@技术@@@@@@@@，确保半导体@@产品在@@此类极端环境下也能正常工作@@。

最后@@，由于半导体@@封装@@是最终@@产品@@，封装@@技术@@@@不仅要实现预期功能@@，还要具有较低的@@制造成本@@。

除了上述旨在@@推进封装@@技术@@@@特定作用的@@发展@@趋势@@@@，促使封装@@技术@@@@发生演变的@@另一个@@驱动力是整个@@半导体@@行业的@@发展@@@@。在@@图@@@@5中@@，红色线条表示自@@20世纪@@70年@@代@@以@@来装配@@过程中@@安装的@@印刷电路板@@@@（PCB）10的@@特征尺寸变化情况@@，绿色线条则表示晶圆上@@CMOS晶体管的@@特征尺寸变化情况@@@@。缩小特征尺寸有助在@@印刷电路板@@和@@晶圆上绘制更小的@@图@@案@@。

10印刷电路板@@（PCB）：由电路组成的@@半导体@@板@@，且@@188足彩外围@@app 焊接在@@电路板表面@@。这些电路板通常@@用于电子设备中@@@@。

图@@5：随着时间的@@推移@@，晶圆和@@@@ 印刷电路板@@特征尺寸的@@变化情况@@（来源@@：ⓒ HANOL出版社@@）

20世纪@@70年@@代@@，印刷电路板@@与@@晶圆的@@特征尺寸差异较小@@。如@@今@@，晶圆正在@@步入量产阶段@@，同时@@特征尺寸小于@@10纳米@@（nm）的@@CMOS晶体管也在@@开发中@@@@，而@@印刷电路板@@的@@特征尺寸依然在@@@@100微米@@（um）的@@范围@@。两者特征尺寸的@@差距在@@过去@@几十年@@里显著扩大@@。

由于主板以@@面板的@@形式@@@@制造@@，且@@受到成本节约策略等因素的@@影响@@，印刷电路板@@的@@特征尺寸变化不大@@。然而@@@@，随着光刻技术@@的@@进步@@，CMOS晶体管的@@特征尺寸大幅缩小@@，这使得@@CMOS晶体管的@@尺寸与@@印刷电路板@@的@@尺寸差距逐渐拉大@@。但问题在@@于@@，半导体@@封装@@技术@@@@需要对从@@晶圆上切割下来的@@芯片进行个@@性化定制@@，并将其安装到印刷电路板@@上@@，因此@@就需要弥补印刷电路板@@和@@晶圆之间的@@尺寸差距@@。过去@@，两者在@@特征尺寸上的@@差异并不明显@@，因而@@可以@@使用双列直插式封装@@@@@@（DIP）11或@@锯齿型单列式封装@@@@@@（ZIP）12等通孔技术@@@@，将半导体@@封装@@引线@@插入印刷电路板@@插座内@@。然而@@@@，随着两者特征尺寸差异不断扩大@@，就需要使用薄型小尺寸封装@@@@（TSOP）等表面贴装技术@@@@@@（SMT）13将引线@@固定在@@主板表面@@。随后@@，球栅阵列@@（BGA）、倒片封装@@@@、扇出@@型@@晶圆级芯片尺寸封装@@@@（WLCSP）14及@@硅通孔@@@@（TSV）等封装@@技术@@@@相继问世@@，以@@弥补晶圆和@@@@主板之间不断扩大的@@尺寸差异@@。

11双列直插式封装@@@@（DIP）：一种电气连接@@引脚排列成两行的@@封装@@技术@@@@@@@@。

12锯齿型单列式封装@@@@（ZIP）：一种引脚排列成锯齿型的@@封装@@技术@@@@@@@@，是双列直插式封装@@@@的@@替代技术@@@@，可用于增加安装密度@@。

13表面贴装技术@@@@（SMT）：一种通过焊接将芯片安装到系统板表面的@@封装@@方法@@@@。

14晶圆级晶片尺寸封装@@@@（WLCSP）：一种在@@@@晶圆级封装@@@@集成电路的@@技术@@@@@@，是倒片封装@@@@技术@@的@@一个@@变体@@。扇出@@型@@晶圆级芯片尺寸封装@@@@（WLCSP）的@@特点在@@于连接超出@@（“扇出@@”）芯片表面@@。

通过测试确保半导体@@封装@@的@@有效性@@

可以@@通过两种方法@@来开发半导体@@封装@@并确保其有效性@@。第@@一种方法@@是利用@@现有封装@@技术@@@@来创建适用于新开发半导体@@芯片的@@封装@@@@，然后对封装@@进行评估@@。第@@二@@种方法@@是开发一种新的@@半导体@@封装@@技术@@@@@@，将其应用@@于现有芯片上@@，并评估新封装@@技术@@@@的@@有效性@@。

一般来说@@，新芯片的@@开发和@@新封装@@技术@@@@的@@应用@@不会同时@@进行@@。原因在@@于@@，如@@果芯片和@@@@封装@@均未经过测试@@，那么一旦在@@封装@@完成后出现问题@@，就很难确定问题的@@原因@@。鉴于此@@，业界会使用已知缺陷较少的@@现有量产芯片来测试新的@@封装@@技术@@@@@@@@，以@@单独验证封装@@技术@@@@@@。在@@封装@@技术@@@@得到验证后@@，才会将其应用@@于新芯片的@@开发@@，进而@@再生产半导体@@产品@@。

图@@6展示了针对新芯片的@@封装@@技术@@@@@@开发流程@@。通常@@，在@@制造半导体@@产品时@@，芯片设计和@@封装@@设计开发会同时@@进行@@，以@@便对它们的@@特性进行整体优化@@。鉴于此@@，封装@@部门会在@@芯片设计之前首先@@考虑芯片是否可封装@@@@。在@@可行性研究期间@@，首先@@对封装@@设计进行粗略测试@@，以@@对电气评估@@、热评估和@@结构评估进行分析@@，从@@而@@避免在@@实际量产阶段出现问题@@。在@@这种情况下@@，半导体@@封装@@设计是指基板或@@引线@@框架的@@布线设计@@，因为这是将芯片安装到主板的@@媒介@@。

封装@@部门会根据封装@@的@@临时设计和@@分析结果@@，向芯片设计人员提供有关封装@@可行性的@@反馈@@。只有完成了封装@@可行性研究@@，芯片设计才算完成@@。接下来是晶圆制造@@。在@@晶圆制造过程中@@@@，封装@@部门会同步设计封装@@生产所需的@@基板或@@引线@@框架@@，并由后段制造公司@@继续完成生产@@。与@@此同时@@@@，封装@@工艺@@会提前准备到位@@，在@@完成晶圆测试并将其交付到封装@@部门时@@，立即开始封装@@生产@@。

图@@6：半导体@@封装@@技术@@@@的@@开发流程@@（来源@@：ⓒ HANOL出版社@@）

半导体@@产品必须进行封装@@@@，以@@检测和@@验证其物理特性@@。同时@@，可通过可靠性测试等评估方法@@对设计和@@流程进行检验@@。如@@果特性和@@可靠性不理想@@，则需要确定原因@@，并在@@解决问题之后@@，再次重复封装@@流程@@。最终@@，直到达成预期特性和@@可靠性标准@@时@@，封装@@开发工作才算完成@@。

对半导体@@封装@@作用的@@展望@@

在@@研究封装@@技术@@@@在@@保护和@@连接半导体@@的@@各种@@188足彩外围@@app 方面发挥的@@作用时@@，了解封装@@流程中@@所用的@@材料和@@方法@@同样@@至关重要@@。下一篇文章将探讨常规封装@@与@@晶圆级封装@@@@之间的@@差异@@，以@@及@@@@不同封装@@方法@@如@@何影响封装@@流程的@@质量和@@效率@@。

文章来源@@@@：SK海力士@@

先进封装@@技术@@@@@@，突破半导体@@极限@@

judy — Fri, 24 Mar 2023 02:21:47 +0000

本文作者@@：三星电子执行副总裁@@、先进封装@@业务@@负责人@@ Moonsoo Kang

超越摩尔@@时代@@@@：超越半导体@@的@@极限@@

过去@@，半导体@@行业关注的@@是在@@同样@@大小的@@芯片上可以@@放置多少更小更多的@@晶体管@@。早前@@，戈登摩尔@@（Gordon Moore）曾说@@，芯片中@@晶体管的@@密度每@@24个@@月@@翻一番@@，这就是我们熟知的@@@@“摩尔定律@@”。如@@今@@，摩尔定律@@随着半导体@@技术@@进步的@@步伐逐渐改变@@，但因已遵守了@@50多年@@@@，它仍被认为是半导体@@发展@@的@@一个@@基本原则@@。

随着智能手机技术@@@@、移动互联网@@@@、AI、大数据时代@@的@@发展@@@@，半导体@@计算性能需求迅速提高@@。然而@@@@，因技术@@进步和@@创新的@@速度逐渐趋缓@@，半导体@@工艺的@@微型化已逐渐接近物理极限@@，密度增加的@@速度也正渐缓@@。换句话说@@，摩尔定律@@正接近极限@@。

我们还期盼能创造一种集模拟@@、RF无线通信等功能于一身的@@多功能半导体@@@@，但是@@，随着半导体@@工艺的@@日益微型化@@，保持模拟性能变得越来越困难@@。因此@@，仅通过基于摩尔定律@@的@@工艺微型化@@，确实难以@@满足这种多功能需求@@。

为了克服半导体@@技术@@的@@这些局限@@，我们需要一种超越摩尔@@定律的@@新方法@@@@，我们称之为@@“超越摩尔@@”（Beyond Moore）。

先进封装@@迈向超越摩尔@@时代@@@@@@

通过先进封装@@技术@@@@@@@@（Advanced Package），我们意在@@迈向@@“超越摩尔@@”时代@@。异构集成@@（Heterogeneous Integration），即横向和@@纵向连接多个@@半导体@@@@，可将更多的@@晶体管装在@@一个@@更小的@@半导体@@上@@，准确地说是在@@更小的@@半导体@@封装@@内@@，从@@而@@提供比其各部分之和@@更大的@@功用@@。

市场研究表示@@，从@@2021年@@到@@2027年@@，先进封装@@的@@市场份额预计将见@@9.6%的@@年@@复合增长率@@。其中@@@@特别是采用@@异构集成@@技术@@的@@@@2.5D和@@3D封装@@，更预计可达@@14%，高于整个@@先进封装@@市场的@@增长水平@@。

各界对先进封装@@技术@@@@@@的@@研究和@@开发@@（R&D）的@@兴趣亦日渐浓厚@@。2月@@，韩国方面@@，由产业通商资源部主导@@，开展了半导体@@封装@@技术@@@@发展@@论坛@@，美国方面的@@重要研发组织于@@22年@@4月@@宣布为先进封装@@相关领域提供大量新预算@@。日本也正关注先进封装@@@@，通过提供补贴和@@基建等方面的@@激励措施@@，吸引私人封装@@研究机构@@，并建立封装@@研讨会@@。

* 2.5D封装@@：单层逻辑半导体@@和@@多层@@存储器半导体@@在@@一个@@基底上@@。
* 3D封装@@：多个@@逻辑@@/存储器半导体@@的@@垂直整合@@@@。

高性能@@、低功耗的@@一站式先进封装@@解决方案@@

先进封装@@技术@@@@@@重要性日益凸显@@。据此@@，三星电子于@@2022年@@12月@@，在@@半导体@@业务@@部门内成立了先进封装@@@@（AVP）业务@@团队@@，以@@加强先进封装@@技术@@@@@@@@，并在@@各业务@@部门之间创造协同效应@@。

三星电子更具备集内存@@@@、代工和@@封装@@业务@@于一体的@@优势@@。以@@这些优势@@，并通过其异构集成@@技术@@@@，三星可提供有竞争力的@@@@2.5D和@@3D封装@@，利用@@EUV（极紫外光刻@@）将出色的@@逻辑半导体@@与@@高性能@@的@@内存@@半导体@@如@@@@HBM（高带宽存储@@）结合起来@@。

AVP业务@@团队@@的@@先进封装@@业务@@模式@@，可为客户提供高性能@@和@@低功耗解决方案的@@一站式服务@@。团队将直接与@@客户沟通@@，为客户和@@产品量身定制先进封装@@技术@@@@@@和@@解决方案@@，并将其商业化@@。AVP团队还将特别致力于开发基于@@RDL（重布线层@@）、Si Interposer（硅中@@介层@@@@）/Bridge（硅桥接@@）和@@TSV（硅通孔@@）堆叠@@技术@@的@@下一代@@2.5D和@@3D高级封装@@@@解决方案@@。

* RDL：在@@小型和@@大型电路板之间放置一个@@额外的@@金属层@@，以@@整合@@两者的@@先进封装@@技术@@@@@@@@。
* Si Interposer/Bridge：插在@@@@IC芯片和@@@@PCB之间的@@微电路板@@，它通过作为中@@间层的@@布线来物理连接芯片和@@@@电路板@@。
* TSV：对芯片表面@@进行研磨@@，钻出数百个@@微孔@@，并将垂直穿透孔的@@电极连接到顶部和@@底部的@@芯片中@@的@@先进封装@@技术@@@@@@@@。

超连接性@@与@@未来展望@@

AVP业务@@团队@@的@@目标是@@“超连接性@@”。“超连接性@@”意味着创造巨大的@@协同效应@@，而@@不仅仅是将每个@@半导体@@的@@性能和@@功能相加@@。我们的@@目标是超越连接@@，将半导体@@与@@世界@@、人与@@人@@、客户的@@想象力与@@现实连接起来@@。

三星电子正实施具竞争力的@@开发和@@生产战略@@，具备包括适应大面积化趋势的@@专有封装@@技术@@@@@@。在@@这些基础上@@，我们将得以@@及@@@@时响应客户的@@要求@@@@。通过以@@客户为中@@心的@@业务@@发展@@@@，我们希望能够成长为一个@@令世界都耳目一新的@@@@AVP业务@@团队@@。

封装@@技术@@@@

异构集成@@时代@@半导体@@封装@@技术@@@@的@@价值@@

judy — Fri, 10 Feb 2023 03:36:36 +0000

随着高性能@@半导体@@需求的@@不断增加@@，半导体@@市场越来越意识到@@“封装@@工艺@@”的@@重要性@@。顺应发展@@潮流@@，SK海力士@@为了量产基于@@HBM（High Bandwidth Memory，高带宽存储@@器@@）的@@先进封装@@产品和@@开发下一代封装@@技术@@@@@@，尽力确保生产线投资与@@资源@@。一些曾经专注于半导体@@存储器制造技术@@的@@企业也纷纷布局封装@@技术@@@@领域@@，其投资力度甚至超过专攻此类技术@@的@@@@OSAT1（外包半导体@@组装和@@测试@@）公司@@。这是因为@@，越来越多的@@企业深信封装@@技术@@@@将会成为半导体@@行业及@@企业未来的@@核心竞争力@@。

¹OSAT（Outsourced Semiconductor Assembly and Test, 外包半导体@@组装和@@测试@@）：专门从@@事半导体@@封装@@和@@测试业务@@的@@公司@@@@。

本文将以@@易于理解的@@语言来阐述封装@@技术@@@@@@，帮助公众不再因为复杂难懂而@@对这项技术@@望而@@却步@@。文章将探究封装@@技术@@@@的@@意义@@、作用和@@演变过程@@，并探讨@@SK海力士@@封装@@技术@@@@的@@发展@@历程@@以@@及@@@@由此引发的@@当下对异构集成@@的@@关注@@。最后@@，本文也将介绍@@SK海力士@@的@@未来技术@@发展@@方向@@。

封装@@技术@@@@的@@意义和@@作用@@

首先@@，我们来看封装@@工艺@@的@@四项主要功能@@。第@@一也是最基本的@@@@，保护半导体@@芯片免受外部冲击或@@损坏@@。第@@二@@，将外部电源传输至芯片@@，以@@确保芯片的@@正常运行@@。第@@三@@，为芯片提供线路连接@@，以@@便执行信号输入@@和@@输出@@操作@@。第@@四@@，合理分配芯片产生的@@热量@@，以@@确保其稳定运行@@。近来@@，散热@@（Heat Dissipation）或@@热分配功能的@@重要性@@与@@日俱增@@。

封装@@的@@作用如@@图@@@@@@1所示@@。例如@@@@，系统所需功能范围与@@@@CMOS2（互补金属氧化物半导体@@@@）提供的@@功能范围之间存在@@显著差距@@，但可通过封装@@技术@@@@进行弥补@@。同样@@，系统所需容量@@（Density）和@@CMOS提供的@@容量@@之间也存在@@差距@@，而@@这一问题也可借助封装@@工艺@@加以@@解决@@，因为封装@@工艺@@可提升密度@@（Density-up）从@@而@@提高@@CMOS的@@容量@@。换句话说@@，封装@@技术@@@@充当着半导体@@器件@@（device）与@@系统之间的@@桥梁@@。因此@@，这种连接方法@@变得越来越重要@@。

²CMOS（Complementary Metal Oxide Semiconductor, 互补金属氧化物半导体@@@@）：一种集成电路设计@@，应用@@于使用半导体@@技术@@的@@印刷电路板@@@@（PCB）。

图@@1. 存储器封装@@弥补了器件和@@系统之间的@@范围@@差距@@

封装@@技术@@@@发展@@的@@三个@@阶段@@：堆叠@@竞争@@、性能竞争@@、整合@@

封装@@技术@@@@的@@发展@@历程可以@@划分为三个@@主要时期@@。过去@@，一个@@封装@@中@@只包含一个@@裸片@@。因此@@，封装@@操作比较简单@@，也没有任何差异化因素@@，封装@@技术@@@@的@@附加价值较低@@。然而@@@@，到了@@20世纪@@初@@，随着向@@FBGA3（细间距@@球栅阵列@@@@）的@@转变@@，多芯片堆叠@@封装@@技术@@@@开始盛行@@。这一时期可以@@被称为@@“堆叠@@竞争@@时期@@”。由于可以@@将芯片相互堆叠@@@@，因此@@封装@@形式@@变得更加多样化@@，还根据存储器芯片的@@不同组合开发了各类衍生产品@@。MCP4（多芯片封装@@@@）也出现在@@这一时期@@@@，该技术@@可以@@将@@DRAM和@@NAND集成在@@同一封装@@中@@@@。

³ FBGA（Fine-pitch Ball Grid Array, 细间距@@球栅阵列@@@@）：一种基于球栅阵列@@技术@@的@@集成电路表面贴装型封装@@@@（芯片载体@@）形式@@。其触点更薄@@，主要用于系统级芯片设计@@。

⁴ MCP（Multi Chip Package, 多芯片封装@@@@）：通过在@@一个@@封装@@外壳内垂直堆叠@@两种或@@两种以@@上不同类型存储器半导体@@形成的@@产品@@。

第@@二@@个@@时期始于@@2010年@@之后@@，当时出现了一种利用@@芯片凸块@@（Bump）的@@互连@@（Interconnection）方法@@。因此@@，运行速度和@@器件属性裕度@@（Margin）发生了变化@@。这一时期可以@@称为@@“性能竞争@@时期@@”，因为在@@@@2010年@@之前@@，封装@@技术@@@@通常@@涉及@@金属线连接@@，而@@凸块的@@引入缩短了信号路径@@（Signal Path），提高了速度@@。同时@@，采用@@TSV5（硅通孔@@）技术@@的@@堆叠@@方法@@大幅增加了@@I/O（输入@@/输出@@）数量@@，可连接@@10246 个@@wide I/O，即使在@@低电压状态下也可实现高速运行@@。在@@性能竞争@@时期@@@@，芯片性能依据封装@@技术@@@@而@@异@@，这成为满足客户要求的@@重要因素@@。由于封装@@技术@@@@可能影响企业的@@成败@@，因此@@封装@@技术@@@@的@@价值持续增长@@。

第@@三@@也是最后@@一个@@时期始于@@2020年@@，是在@@先前所有封装@@技术@@@@的@@基础上发展@@起来的@@@@。这一时期可以@@被称为@@“整合@@时期@@”，需要借助技术@@将各类芯片集成到同一封装@@内@@，还需要在@@整合@@系统时将多个@@部分连接至同一模块@@。在@@这一时期@@，封装@@技术@@@@本身已成为一种系统解决方案@@，可为客户提供定制化的@@封装@@解决方案@@，来实现小批量生产@@。从@@这一点来说@@，封装@@技术@@@@将成为决定企业成败的@@关键因素@@。

⁵ TSV（Through-Silicon Via, 硅通孔@@）：一种在@@@@DRAM芯片内钻数千个@@细孔并通过垂直贯通的@@电极将上下两层的@@通孔连接在@@一起的@@互联技术@@@@。

⁶ 1,024：标准@@DRAM最多包含@@64个@@I/O，而@@HBM3最多包含@@1024个@@wide I/O。

图@@2. 封装@@技术@@@@发展@@带来的@@变化@@

SK海力士@@封装@@技术@@@@的@@发展@@历程@@

直到堆叠@@竞争@@时期@@@@，SK海力士@@的@@封装@@技术@@@@@@并未表现出显著优势@@；而@@随着性能竞争@@时期@@的@@到来@@，SK海力士@@的@@封装@@技术@@@@@@开始在@@市场中@@崭露头角@@。CoC（芯片内建芯片@@）7技术@@表现尤为突出@@，这项技术@@将凸块互联@@ （Bump Interconnection）与@@引线@@键合@@@@（Wire Bonding）相结合@@，在@@提高运行速度和@@降低成本方面实现了突破@@。如@@今@@，该技术@@已专门应用@@于@@SK海力士@@高密度模块的@@生产和@@量产@@。SK海力士@@还开发了@@MR-MUF（批量回流模制底部填充@@）8技术@@并将其应用@@于@@HBM产品中@@@@。通过这项技术@@确保了@@HBM 10万多个@@微凸块互连的@@优良质量@@。此外@@，该封装@@技术@@@@还增加了散热@@凸块的@@数量@@@@，同时@@由于其采用@@具有高导热性的@@模制底部填充材料@@，与@@竞争产品相比@@具有更加出色的@@散热@@性能@@。这项技术@@的@@应用@@巩固了@@SK海力士@@在@@@@HBM市场的@@地位@@，并使@@SK海力士@@在@@@@HBM3市场占据领先地位@@。

⁷ CoC（Chip-on-Chip, 芯片内建芯片@@）：是指在@@不使用@@TSV（硅通孔@@）技术@@的@@情况下@@，以@@电气方式连接两个@@@@（或@@以@@上@@）die的@@封装@@技术@@@@@@。

⁸ MR-MUF（Mass Reflow Molded Underfill, 批量回流模制底部填充@@）：将半导体@@芯片贴附在@@电路上@@，并在@@堆叠@@芯片时使用@@“EMC (Epoxy Molding Compound, 液态环氧树脂模塑料@@”填充芯片之间或@@芯片与@@凸块之间间隙的@@工艺@@。截至目前@@，NCF技术@@已经用于该工艺@@。NCF是一种在@@@@芯片之间使用薄膜进行堆叠@@的@@方法@@@@。MR-MUF与@@NCF相比@@，导热率高出两倍左右@@，对工艺速度和@@良率都有很大影响@@。

在@@如@@今@@的@@融合时期@@，SK海力士@@正积极发展@@混合键合@@@@@@（Hybrid Bonding）技术@@，这种技术@@采用@@@@Cu-to-Cu（铜@@-铜@@）键合@@9替代焊接@@。此外@@，SK海力士@@也在@@研究采用@@@@Fan-out RDL（扇出@@型@@重新分配层@@@@）技术@@10等各种封装@@技术@@@@的@@方案@@。混合键合@@@@技术@@可以@@进一步缩小间距@@@@11，同时@@作为一种无间隙键合@@@@（Gapless Bonding）技术@@，在@@芯片堆叠@@时不使用焊接凸块@@（Solder Bump），因此@@在@@封装@@高度上更具优势@@。此外@@，扇出@@型@@RDL技术@@适用于多个@@平台@@，SK海力士@@计划将该技术@@用于芯粒@@@@（Chiplet）12技术@@为基础的@@集成封装@@@@。线间距@@@@（Line Pitch）和@@多层@@（Multi-Layer）是扇出@@型@@技术@@的@@关键组成部分@@，SK海力士@@计划到@@2025年@@将确保@@1微米@@以@@下或@@亚微米@@@@（Sub-micron）级水平的@@@@RDL技术@@。

⁹ Cu-to-Cu（Copper-to-Copper, 铜@@-铜@@）键合@@：封装@@工艺@@的@@一种混合键合@@@@方法@@@@，可在@@完全不使用凸块的@@情况下将间距@@缩小至@@10微米@@及@@以@@下@@。当需要将封装@@内的@@@@die相互连接时@@，可在@@此工艺中@@采用@@铜@@@@-铜@@直接连接的@@方法@@@@。

¹⁰ RDL（Redistribution Layer, 重新分配层@@）：集成电路上形成的@@额外金属布线层@@，旨在@@重新排列@@I/O焊盘@@，将焊盘@@重塑到所需位置@@，以@@便于在@@必要时操作焊盘@@@@。例如@@@@，芯片中@@心的@@凸块阵列可重新分配到靠近芯片边缘的@@位置@@。重新分配焊盘@@有助提高接触密度@@，并实现后续封装@@步骤@@。

¹¹ 间距@@：互连线之间中@@心到中@@心的@@最小距离@@

¹² 芯粒@@：该技术@@使用控制器或@@高速存储器等将芯片分开@@，并将它们作为单独晶圆进行制造@@，最后@@在@@封装@@工艺@@中@@对它们进行重新连接@@

图@@3. SK海力士@@最新封装@@技术@@@@@@

封装@@技术@@@@将成为提供整体系统解决方案的@@重要手段@@，其功能不再局限于原始的@@芯片保护和@@电源供应等功能@@。在@@不久的@@将来@@，各公司@@将依赖封装@@技术@@@@助力其成为半导体@@行业的@@领军者@@。几年@@前@@，东亚地区一家大型晶圆代工企业使用集成式扇出@@型@@@@（Integrated fan-out, InFO）封装@@技术@@@@建立起全新的@@系统级封装@@@@@@@@（System-in-Package, SiP）业务@@，同时@@扩大了晶圆代工销售业务@@范围@@。就像这家晶圆代工企业以@@生产控制器而@@闻名@@，SK海力士@@以@@生产@@HBM等高性能@@半导体@@存储器著称@@。SK海力士@@在@@@@整合@@时期@@进一步加强异构集成@@和@@扇出@@型@@@@RDL技术@@等@@先进封装@@技术@@@@@@@@。不仅作为存储器@@IDM（Integrated Device Manufacturer, 垂直集成制造@@）公司@@引领业界@@，进一步成为引领未来半导体@@储存器行业的@@@@“解决方案提供者@@（Solution Provider）”。

文章来源@@@@：SK海力士@@

聚焦小芯片@@@@Chiplet集成的@@@@2.5D/3D IC 封装@@技术@@@@

judy — Thu, 25 Aug 2022 03:08:08 +0000

本文转载自@@： ASE日月@@光微信公众号@@

日月@@光集团研发中@@心李长祺处长日前在@@世界半导体@@大会的@@先进封装@@创新技术@@论坛上分享小芯片@@集成的@@@@@@2.5D/3D IC封装@@技术@@@@，李处长表示@@, 全球数据总量在@@@@2025年@@将达到@@175ZB，大数据处理过程与@@传输及@@时化日趋重要@@。系统整合@@把传输的@@距离缩短@@，有效提升传输速率及@@能量效率@@。随着硅光子@@学@@(Silicon Photonics)发展@@，光的@@传输频宽级效率也变得越来越高@@，把光整合@@至封装@@形态是未来重要的@@发展@@趋势@@@@。

李处长也强调@@，系统整合@@与@@@@SoC分拆是驱动先进封装@@与@@小芯片@@@@Chiplet集成的@@@@关键因素@@，在@@系统整合@@中@@@@，内存@@、电源与@@光学整合@@是主要的@@发展@@机会@@，SoC分拆中@@@@I/O分拆与@@@@SRAM分拆最为重要@@。小芯片@@Chiplet集成技术@@中@@细间距@@互连@@、大规模整合@@@@、电力传输以@@及@@@@散热@@等都是未来主要发展@@方向@@。

2.5D/3D IC封装@@特性与@@异质整合@@@@

异质整合@@需要通过先进封装@@提升系统性能@@，以@@2.5D/3D IC封装@@为例@@，可提供用于存储器与@@小芯片@@集成的@@@@高密度互连@@，例如@@@@提供@@Sub-micron的@@线宽与@@线距@@，或@@五层的@@互连@@@@，是良好的@@@@Interposer(中@@介层@@)。此外@@可通过@@DTC Interposer与@@IPD/Si Cap技术@@完成电源集成@@@@，通过高带宽非封装@@互连提供高性能@@的@@长距离资料传输@@。日月@@光目前与@@合作伙伴正在@@合作开发@@Optical Chiplet与@@Optical Interposer的@@技术@@@@，为进一步小型化提供可靠的@@解决方案@@。

内存@@集成发展@@趋势@@@@

内存@@频宽的@@需求越来越高@@，高频宽内存@@的@@集成发展@@成为关键竞争力@@。内存@@集成未来主要发展@@趋势@@有两种@@，一种是整合@@@@HBM3提高频宽@@，另一种是做@@3D整合@@及@@堆叠@@@@，如@@SRAM堆叠@@及@@@@DRAM堆叠@@。日月@@光率先在@@@@2015年@@量产@@HBM1整合@@的@@封装@@@@，2017年@@HBM2也顺利量产@@，在@@2021年@@量产@@HBM2E，目前正朝着@@3D整合@@方向发展@@@@。

电源集成@@Si Cap发展@@趋势@@

随着电源功率越来越高@@，电容密度的@@要求@@也同步提高@@，因此@@电容整合@@的@@重要性@@尤为突出@@。日月@@光正在@@与@@合作伙伴共同开发不同的@@电容技术@@@@，例如@@@@应用@@在@@@@Si Cap及@@DTC Interposer上沟槽电容器@@@@(Trench Capacitor)以@@及@@@@电容密度更高的@@堆叠@@电容器@@@@(Stacked Capacitor)，以@@满足越来越高的@@电容密度需求@@。

光学集成发展@@趋势@@@@

频宽与@@能量效率问题是未来电的@@长距离传输主要瓶颈@@，因此@@光学整合@@成为重点发展@@趋势@@之一@@。目前日月@@光与@@合作伙伴开发两种不同的@@光整合@@技术@@@@，第@@一个@@是光学小芯片@@@@Chiplet技术@@，应用@@2.5D 硅中@@介层@@@@(Silicon Interposer)整合@@光学小芯片@@@@Chiplet以@@及@@@@SoC技术@@，以@@满足最高的@@能量效率与@@最高的@@频宽@@，如@@应用@@于高速运算光学@@I/O的@@要求@@。另一个@@发展@@趋势@@是基于@@3D整合@@的@@光学中@@介层@@@@(Optical Interposer)技术@@，即电子@@IC在@@上面@@，光子@@IC在@@下面@@，这种整合@@方式可提供更高的@@频宽级能量效率的@@需求@@，可应用@@于网@@络交换机@@。

日月@@光持续开发不同的@@先进封装@@如@@扇出@@型@@封装@@@@Fan Out形态的@@@@ FOCoS、2.5D/3D IC封装@@、混合键合@@@@Hybrid Bonding技术@@等@@，与@@产业链合作伙伴们共同研发合作@@，以@@满足系统整合@@及@@小芯片@@@@Chiplet集成发展@@要求@@。