电子创新@@188足彩外围@@app 网@@ - HBM - 188足彩网

长鑫存储@@准备生产@@HBM内存@@ 采购设备已获美国批准@@

judy — Mon, 05 Feb 2024 05:28:56 +0000

中国领先的@@存储企业长鑫存储@@@@(CXMT)已经开始准备必要设备@@，计划制造自己的@@@@HBM高带宽内存@@@@，以@@满足迫切的@@@@AI、HPC应用@@需求@@@@。报道称@@，长鑫已经在@@向美国@@、日本的@@供应商下单采购制造@@、组装@@、测试@@HBM内存@@的@@必要设备@@。

这说明@@，相关开发设计@@工作已经完成@@@@，可以@@转入投产阶段@@。

消息人士称@@，早在@@@@2023年@@中@@，Applied Materials、Lam Research等美国设备供应商就获得了美国政府的@@许可@@，可以@@向长鑫出口@@HBM制造设备@@。

考虑到@@@@HBM内存@@需要先进@@、复杂的@@制造和封装技术@@，这似乎暗示中芯国际在@@这方面也已经取得了突破@@。

目前@@，长鑫已经在@@合肥有了一座@@DRAM内存@@工厂@@，正在@@筹钱建设第二座@@，会导入@@更先进的@@工艺@@，有可能会同时用来制造@@HBM。

暂时还不清楚长鑫要生产的@@@@HBM是@@第几代@@，可能是@@@@HBM3，而@@国际上已经有了更先进的@@@@HBM3E，SK海力士@@还计划在@@@@2026年@@抢先投产@@HBM4。

根据@@@@规划@@，HBM4将抛弃用了将近十年@@的@@@@1024-bit位宽@@，首次升级到@@@@2048-bit位宽@@，并有望堆叠更多层级@@，从@@而@@在@@容量@@、带宽上都实现一次重大飞跃@@。

文章来源@@：快科技@@

AI服务器@@需求@@带动@@， HBM供应龙头@@SK海力士@@今年@@市占率将逾五成@@

judy — Wed, 19 Apr 2023 09:00:16 +0000

AI服务器@@出货动能强劲带动@@HBM（high bandwidth memory）需求@@提升@@，据@@TrendForce集邦@@咨询研究显示@@，2022年@@三大原厂@@HBM市占率分别为@@SK海力士@@（SK hynix）50%、三星@@（Samsung）约@@40%、美光@@（Micron）约@@10%。此外@@，高阶深度学习@@AI GPU的@@规格也刺激@@HBM产品@@更迭@@，2023下半年@@伴随@@NVIDIA H100与@@AMD MI300的@@搭载@@，三大原厂也已规划相对应规格@@HBM3的@@量产@@。因此@@，在@@今年@@将有更多客户@@导入@@@@HBM3的@@预期下@@，SK海力士@@作为@@目前@@唯一量产新世代@@HBM3产品@@的@@供应商@@，其整体@@HBM市占率可望藉此提升至@@53%，而@@三星@@@@、美光@@则预计陆续在@@今年@@底至明年@@初量产@@，HBM市占率分别为@@38%及@@9%。

预估@@2023年@@AI服务器@@出货量年@@增@@15.4%

目前@@NVIDIA所定义的@@@@DL/ ML型@@AI服务器@@平均每@@台均搭载@@4张或@@@@8张高端显卡@@，搭配两颗主流型@@号的@@@@x86 服务器@@CPU，而@@主要拉货力道来自于美系云端业者@@Google、AWS、Meta与@@Microsoft。据@@TrendForce集邦@@咨询统计@@，2022年@@高端搭载@@GPGPU的@@服务器@@出货量年@@增@@约@@@@9%，其中近@@80%的@@出货量均集中在@@中@@、美系八大云端业者@@。展望@@2023年@@，Microsoft、Meta、Baidu与@@ByteDance相继推出基于生成式@@AI衍生的@@产品@@服务而@@积极加单@@，预估@@今年@@@@AI服务器@@出货量年@@增@@率可望达@@15.4%，2023~2027年@@AI 服务器@@出货量年@@复合成长率约@@@@12.2%。

AI服务器@@刺激@@Server DRAM、SSD与@@HBM需求@@同步上升@@

根据@@@@TrendForce集邦@@咨询调查@@，AI服务器@@可望带动存储器需求@@成长@@，以@@现阶段而@@言@@@@， Server DRAM普遍配置@@约@@为@@500~600GB左右@@，而@@AI服务器@@在@@单条模组上则多采@@64~128GB，平均容量可达@@1.2~1.7TB之间@@。以@@Enterprise SSD而@@言@@，由于@@AI服务器@@追求的@@速度更高@@，其要求优先满足@@DRAM或@@HBM需求@@，在@@SSD的@@容量提升上则呈现非必要扩大容量的@@态势@@，但在@@传输接口上@@，则会为了高速运算的@@需求@@而@@优先采用@@PCIe 5.0。而@@相较于一般服务器@@而@@言@@@@，AI服务器@@多增加@@GPGPU的@@使用@@，因此@@以@@@@NVIDIA A100 80GB配置@@4或@@8张计算@@，HBM用量约@@为@@320~640GB。未来在@@@@AI模型@@逐渐复杂化的@@趋势下@@，将刺激更多的@@存储器用量@@，并同步带动@@Server DRAM、SSD以@@及@@@@HBM的@@需求@@成长@@。

文章来源@@：TrendForce集邦@@

如何加速@@HBM仿真迭代优化@@@@？

judy — Mon, 05 Dec 2022 03:51:31 +0000

首发@@ I EDN电子技术设计@@@@

近年@@来随着@@高性能@@计算需求@@的@@持续增长@@，HBM（High Bandwidth Memory，高带宽存储器@@）总线接口被应用@@到@@越来越多的@@芯片产品@@中@@，然而@@@@HBM的@@layout实现完全不同于传统的@@@@Package/PCB设计@@，其基于@@2.5D interposer的@@设计@@中@@，由于@@interposer各层厚度@@非常薄且信号线细@@，使得直流损耗@@、容性@@负载@@、容性@@/感性耦合等问题严重@@，给串扰和插损指标带来了非常大的@@挑战@@。

为应对这些挑战@@，传统上可以@@通过@@参数化建模进行大量例子扫描迭代仿真@@，来确定合适的@@@@方案@@。但由于@@@@HBM设计@@方案可变化@@的@@方式非常多@@，使得扫描仿真的@@工作量很大@@，同时大量的@@扫描仿真也对仿真计算资源和产品@@交付时间造成了很大的@@压力@@。

本篇文章将针对上述@@HBM设计@@挑战和传统仿真流程上的@@问题@@，提出相应的@@解决方案@@。

HBM仿真实例@@

HBM仿真设计@@的@@关键在@@于@@，确定合适的@@@@interposer出线类型@@@@。HBM的@@出线类型@@@@仿真@@确认流程在@@行业里有两种方式@@：

1)前仿真确认@@，即@@仿真工程师@@创建参数化的@@@@HBM出线类型@@@@仿真@@，通过@@仿真确认最佳出线类型@@@@@@，并反馈给@@layout工程师@@实现@@。相对来说效率较高@@，可尝试大量的@@出线类型@@@@进而@@选择更好的@@@@。这是@@一种主流的@@方式@@。

2)后仿真确认@@，即@@layout工程师@@做多种不同的@@设计@@用于仿真@@。相对来说效率较低@@，可尝试的@@出线类型@@@@数量有限@@，难以@@获得最佳值@@。本文将不做讨论@@。

图@@1 HBM 出线类型@@@@截面@@

上图@@@@1是@@4种简化的@@@@HBM出线类型@@@@截面@@示意图@@@@，这个@@设计@@方案中有@@5层金属层@@，其中褐色为信号@@，绿色为@@GND。从@@这@@4种出线类型@@@@中可以@@看到@@@@，信号和@@GND分布的@@位置是@@不同的@@@@，对应的@@性能@@也会有所不同@@。这些位置信息可以@@定义为变量信息@@，而@@位置的@@变化@@@@就是@@变量的@@取值@@，因此@@，需要进行扫描仿真来判断最佳位置@@。HBM的@@出线类型@@@@相关的@@变量可达十几种@@，比如@@：信号金属宽度@@@@/厚度@@、GND金属宽度@@、相对位置@@、介质厚度@@@@、纵向@@GND处理方式等@@。各种变量在@@不同的@@取值组合下@@，相应地@@、迭代的@@@@case数量会达到@@几百种甚至更多@@，这需要在@@前仿真中完成@@@@。因此@@，传统方法上获得一个@@较好的@@出线类型@@@@有很大工作量和仿真时间需求@@@@。

如何在@@有限的@@时间内@@，在@@仿真少数@@case的@@情况下@@，就找到@@较好的@@答案@@？

Cadence Optimality Intelligent System Explorer 的@@AI算法@@在@@下图@@@@@@2的@@HBM仿真设计@@流程中替代了传统的@@遍历扫描@@，实现了@@AI智能参数化判别扫描@@，来加速迭代结果收敛@@。应用@@AI算法@@使得计算几十个@@例子所得的@@结果就能达到@@传统数百个@@参数化仿真迭代的@@@@效果@@。

图@@2 HBM仿真设计@@流程图@@@@

根据@@@@用户计划仿真的@@@@HBM 出线类型@@@@和对应的@@变量@@，将其在@@@@Cadence Clarity 3D Workbench中创建出@@HBM 3D结构@@图@@@@，如下图@@@@@@3。注意@@：所有需要参与@@参数化仿真的@@结构@@都要定义为变量@@，比如@@：金属线宽度@@。

图@@3 HBM 3D结构@@

完成@@HBM 3D结构@@设计@@@@、仿真端口频率等设置后@@，在@@Optimality Explorer界面中勾选相关参与@@扫描的@@变量@@，并对变量取值范围进行定义@@。变量取值类型@@支持连接值@@、离散值@@、数组三种类型@@@@，如下图@@@@@@4。离散和数组类型@@是@@因为在@@生产中有些结构@@只有固定几种选项可以@@选择@@，比如@@：介质厚度@@@@、金属厚度@@@@。

图@@4参数扫描定义@@

完成@@变量参数定义后@@，接着定义相应端口的@@插损@@、串扰相关表达式及@@收敛目标函数@@，如下图@@@@@@5，以@@便用于@@AI仿真收敛@@。

图@@5定义收敛目标函数@@

下图@@@@6为仿真结果收敛记录图@@表@@。从@@图@@表上可以@@看到@@第@@29次的@@时候已经获得非常好的@@值@@，这时用户就可以@@停止本次仿真或@@者先用第@@29次的@@结果作下一步的@@仿真@@。Optimality Explorer支持多@@case并行仿真@@，以@@进一步减少仿真时间@@。

图@@6收敛纪录图@@表@@

将优化@@完成@@的@@@@HBM 出线类型@@@@对应的@@@@S参数在@@时域里验证@@，如果能满足要求@@，则将对应的@@参数传递给@@interposer layout工程师@@，并根据@@@@这些参数完成@@最终@@的@@@@HBM设计@@。最终@@，设计@@好的@@@@HBM layout导入@@Clarity 3D Solver中再次提取模型@@@@，并加载到@@@@Cadence Sigrity Topology Explorer（TopXP）中进行最后的@@时域眼图@@仿真@@，如下图@@@@@@7。

图@@7时域链路@@

总结@@

本例中应用@@了@@Cadence 公司的@@@@Optimality Explorer优化@@，其内嵌@@AI算法@@，并与@@@@Clarity 3D Solver的@@参数化仿真结合@@，帮助用户快速收敛结果@@。Optimality Explorer具有极强的@@样本有效性@@，只需较少地迭代次数@@，即@@可得到@@一个@@较好的@@结果@@。内部@@AI优化@@算法@@通过@@基于目标函数的@@前期评估结果建立替代函数@@（概率模型@@@@），来找到@@最小化目标函数的@@值@@。该@@AI算法@@与@@传统随机或@@网@@格搜索的@@不同之处在@@于@@，它在@@尝试下一组超参数时@@，会参考前期的@@评估结果@@，因此@@可以@@省去很多无用功@@，最终@@达到@@快速收敛的@@效果@@。

本文转载自@@： Cadence楷登@@PCB及@@封装资源中心@@

速度优势是@@@@HBM产品@@成功的@@关键@@

judy — Thu, 24 Nov 2022 06:50:12 +0000

高带宽存储器@@（HBM, High Bandwidth Memory）是@@一种可以@@实现高带宽的@@高附加值@@DRAM产品@@，适用于超级计算机@@、AI加速器等对性能@@要求较高的@@计算系统@@。随着@@计算技术的@@发展@@，机器学习的@@应用@@日渐广泛@@，而@@机器学习的@@基础@@是@@自@@20世纪@@80年@@代以@@来一直作为@@研究热点的@@神经网@@络模型@@@@。作为@@速度最快的@@@@DRAM产品@@，HBM在@@克服计算技术的@@局限性方面发挥着关键的@@作用@@。

HBM的@@高带宽离不开各种基础@@技术和先进设计@@工艺的@@支持@@。由于@@HBM是@@在@@@@3D结构@@中将一个@@逻辑@@die与@@4-16个@@DRAM die堆叠在@@一起@@，因此@@开发过程极为复杂@@。鉴于技术上的@@复杂性@@，HBM是@@公认最能够展示厂商技术实力的@@旗舰产品@@@@。

从@@2015年@@推出@@HBM1到@@2021年@@10月开发业界第一款@@HBM3 DRAM1，SK海力士@@一直是@@@@HBM行业的@@领军企业@@@@。SK海力士@@的@@@@HBM产品@@大获成功的@@首要因素是@@产品@@特性@@，具体而@@言@@@@，产品@@设计@@在@@保证市场竞争力方面发挥了重要作用@@。SK海力士@@HBM设计@@团队负责将产品@@规格落实到@@实际电路中@@，同时开发配套的@@产品@@架构和设计@@技术@@，以@@确保准确实现产品@@功能@@、高性能@@和低功耗特性@@。得益于对产品@@的@@全面了解@@，HBM设计@@团队还在@@未来产品@@规划及@@规格定义方面发挥着至关重要的@@作用@@。此外@@，HBM设计@@团队会聆听客户@@反馈@@，并围绕问题展开分析@@。

产品@@特性通常分为三类@@：性能@@、功耗和面积@@，即@@PPA (Power, Performance, Area)。本文着重探讨如何通过@@卓越的@@设计@@工艺来提高产品@@性能@@或@@创造速度优势@@。如前所述@@，HBM支持高带宽@@，而@@带宽指的@@是@@在@@@@特定单位时间内可以@@传输的@@数据@@量@@。由于@@具有高带宽的@@特性@@，HBM主要应用@@于高性能@@计算场景@@。

通过@@机器学习解决偏移问题@@

过去八年@@来@@，HBM产品@@带宽增加了七倍@@，目前@@已接近@@1TB/秒的@@里程碑节点@@。鉴于同期内其他产品@@的@@带宽仅增加两到@@三倍@@，我们有理由将@@HBM产品@@的@@快速发展@@归功于存储器制造商之间@@激烈的@@竞争@@。

<图@@1：ISSCC上发表的@@@@HBM相关文章的@@趋势@@ >

存储器带宽指单位时间内可以@@传输的@@数据@@量@@，要想增加带宽@@，最简单的@@方法是@@增加数据@@传输线路的@@数量@@。事实上@@，每@@个@@@@HBM由多达@@1024个@@数据@@引脚组成@@，HBM内部@@的@@数据@@传输路径随着@@每@@一代产品@@的@@发展而@@显著增长@@，如图@@@@2所示@@。

<图@@2：各代@@HBM产品@@的@@数据@@传输路径配置@@@@>

但是@@@@，芯片的@@尺寸限制了传输路径的@@增加@@。因为增加的@@不仅是@@数据@@传输线路@@，还有使用每@@条传输线路的@@传输@@/接收电路@@。此外@@，随着@@传输线路的@@增加@@，等量匹配每@@条传输线路长度和配置@@的@@难度加大@@，使得运行速度无法提升@@。

传输线路之间@@的@@时序差异就是@@我们所说的@@偏移@@。为了减少偏移@@，每@@条传输线路的@@总长度和电子@@188足彩外围@@app 应采用相似的@@设计@@@@。然而@@@@，HBM有数千条内部@@传输线路@@，逐一匹配几乎是@@不可能的@@任务@@。为此@@，SK海力士@@引入了机器学习@@。强化学习@@（Reinforcement learning）技术可以@@在@@每@@条传输线路上附加多余的@@传输路径@@，无需工程师@@手动作业@@，即@@可精确地优化@@偏移问题@@，由此减少整个@@传输路径间的@@偏移@@。

<图@@3：基于机器学习技术的@@信号线路优化@@@@＞

图@@3显示了这一优化@@过程@@。一些@@90度弯曲的@@线路具有不同的@@特性@@，因此@@必须通过@@增加红色附加线的@@方式来减少偏移@@（Skew）。与@@初始的@@随机解决方案@@（如图@@@@3左侧所示@@@@）相比@@，强化学习@@技术的@@使用@@可以@@带来最优结果@@（如右图@@所示@@@@）。通过@@这种方法@@，偏移从@@@@100皮秒@@（100 ps）缩短至@@70皮秒@@（70 ps），降幅达@@30%。

通过@@PVT感知时序优化@@来提高速度@@

即@@使偏移问题得到@@优化@@@@，各种信号之间@@相对时序关系的@@匹配仍然是@@一个@@难题@@。例如@@，每@@32个@@数据@@信号对应一个@@时钟信号@@@@（clock signal）*，如果需要由时钟信号@@来控制数据@@信号@@，那么时钟信号@@必须采用与@@数据@@信号不同的@@电路@@。电路配置@@的@@差异也会导致关系的@@变化@@@@@@，具体取决于工艺@@、电压@@、温度@@（PVT）的@@变化@@@@。无论何种情况下@@，时钟都必须位于数据@@的@@特定时序部分@@。但是@@@@，随着@@运行速度的@@提升@@，时序部分会减少@@，由此增加了设计@@复杂度@@。

* 时钟信号@@（clock signal）：在@@同步数字电路中@@，时钟信号@@在@@高位和低位状态之间@@振荡@@，并且像节拍器一样用于协调数字电路的@@动作@@。

为了解决这一问题@@，SK海力士@@采用@@PVT感知时序优化@@技术@@来检测@@HBM3中的@@@@PVT变化@@，以@@找到@@最佳时序@@。这项技术可以@@确定单元电路的@@哪一个@@分级与@@精确循环的@@外部时钟输入具有相同的@@周期@@，并基于该@@数据@@自动优化@@主时序裕量电路@@（timing margin circuit）中的@@@@电路配置@@@@。如图@@@@4所示@@，随着@@PVT的@@变化@@@@，时钟时序通常会将时钟移动到@@一侧@@，而@@PVT感知时序优化@@技术@@可以@@在@@任何情况下让时钟始终保持在@@中心位置@@，以@@此来提高速度@@。

<图@@4：PVT感知时序优化@@技术@@＞

为了增加作为@@@@HBM关键性能@@指标的@@带宽@@，SK海力士@@正在@@开发一系列设计@@技术@@，包括数据@@路径优化@@@@、基于机器学习的@@信号线路优化@@@@、PVT感知时序优化@@技术@@以@@及@@@@全新工艺技术等@@。基础@@die与@@典型@@@@DRAM工艺的@@不同之处在@@于基础@@@@die没有单元@@，利用这一特性@@，我们正在@@开发@@HBM优化@@工艺技术以@@及@@@@用于@@3D堆栈的@@先进封装技术@@。

通过@@上述一系列努力@@，SK海力士@@实现了@@@@HBM的@@快速发展@@。然而@@@@，为了满足客户@@不断增加的@@期望@@，打破现有框架进行新技术开发势在@@必行@@。此外@@，SK海力士@@还在@@与@@@@HBM生态系统中的@@@@参与@@者@@（客户@@、代工厂和@@IP公司等@@）通力合作@@，以@@提升生态系统等级@@。商业模式的@@转变同样是@@大势所趋@@。作为@@HBM领军企业@@，SK海力士@@将致力于在@@计算技术领域不断取得进步@@，全力实现@@HBM的@@长期发展@@。

文章来源@@：SK海力士@@