作者@@：赵佳@@，来源@@：英飞凌@@工业半导体微信公众号@@@@
原文标题@@：Practical Aspects and Body Diode Robustness of a 1200 V SiC Trench MOSFET
原文作者@@@@：Thomas Basler
原文发表在@@@@ PCIM Europe 2018, 5 – 7 June 2018, Nuremberg
Si IGBT和@@SiC沟槽@@MOSFET之间有许多电气及物理方面的@@差异@@，Practical Aspects and Body Diode Robustness of a 1200V SiC Trench MOSFET 这篇文章主要分析了在@@@@SiC MOSFET中比@@较明显@@的@@短沟道效应@@@@@@@@、Vth滞回效应@@@@、短路特性以及体二极管的@@鲁棒性@@。直接翻译不免晦涩难懂@@，不如加入自己的@@理解@@，重新梳理一遍@@，希望能给大家带来更多有价值@@的@@信息@@。今天我们着重看下第一部分@@——短沟道效应@@@@。
Si IGBT/MOSFET与@@SiC MOSFET，尽管衬底材料不一样@@，但是@@形成栅@@极氧化层的@@材料却是@@一样的@@@@——都是@@@@SiO2。SiC-SiO2界面@@缺陷大于@@Si-SiO2界面@@，界面@@缺陷会降低反型层沟道迁移率@@，进而@@提高@@@@沟道电阻@@。对于@@SiC MOSFET，尽管人们花了很多精力来提高@@@@沟道迁移率@@，但其迁移率仍然远远低于硅@@的@@@@IGBT/MOSFET。
（更详细的@@解释请参考@@：SiC MOSFET真的@@有必要使用沟槽@@栅@@吗@@？）
因此@@，商用@@SiC MOSFET会设计成具有相对较短的@@反型层沟道@@，以尽量减少其沟道电阻@@。对于@@1200V的@@SiC MOSFET来说@@，沟道电阻对整个@@RDS,on的@@贡献最大@@，这与@@高@@压@@Si MOSFET完全不同@@。此外@@，对于@@沟槽@@@@MOSFET，由于@@SiC漂移区厚度较低@@，基极掺杂较高@@@@，因此@@沟道区附近的@@电场强度@@（特别是@@在@@开关期间@@）比@@Si MOSFET高@@。为@@了保护栅@@极氧化物@@，必须有一个屏蔽结构@@，这在@@所有现代@@SiC MOSFET概念中都可以找到@@。与@@硅@@器件@@相比@@@@@@，上述效应@@导致了更明显的@@漏极势垒降低效应@@@@（DIBL-或@@短沟道效应@@@@@@）。DIBL效应@@的@@原理大家可以在@@百度搜到@@，这里就不再赘述了@@。DIBL效应@@造成的@@明显的@@现象是@@@@——随着漏极@@-源极电压@@VDS的@@增加@@，栅@@-源极阈值@@电压@@VGS（th）会随之降低@@，见图@@@@1。
Fig.1:不同制造商@@1200V SiC MOSFET的@@VGS(th)曲线@@，Infineon-沟槽@@,M1-沟槽@@,M2-平面@@
DIBL效应@@和@@栅@@极电荷@@
由于@@上述的@@@@DIBL效应@@，与@@IGBT相比@@@@，SiC MOSFET的@@输出特性看起来有所不同@@。在@@相同@@VGS条件下@@，器件@@的@@@@饱和@@电流@@随@@VDS上升而@@上升@@。见图@@@@2。
图@@2：45mΩ、1200V SiC沟槽@@MOSFET在@@25°C时@@不同@@VGS下的@@输出特性曲线@@@@@@@@。该特性是@@在@@短路状态下@@，通过@@非常短的@@脉冲测量的@@@@，并在@@考虑到测量期间温度上升的@@情况@@。
硅@@IGBT通常使用更长的@@反型沟道@@，沟道电阻对静态损耗来说@@是@@次要的@@@@。阻断状态下的@@电场较小@@，因此@@，DIBL效应@@较低@@，饱和@@电流@@不会随@@DS电压上升而@@变化太大@@。下图@@@@（左@@）是@@IGBT的@@输出特性曲线@@@@@@，可以看到@@，线性区和@@饱和@@区之间的@@分界点很清楚@@，曲线@@进入饱和@@状态之后的@@部分非常平坦@@，而@@SiC MOSFET的@@分界点则没那么明显@@，即使进入饱和@@状态@@，电流曲线@@仍有一定斜率的@@上升@@。
典型的@@@@IGBT输出特性曲线@@@@（左@@）与@@SiC MOSFET输出特性曲线@@@@（右@@）
由于@@SiC-MOS器件@@的@@@@VGS(th)随着漏极@@电压的@@增加@@而@@减少@@，饱和@@电流@@ID,sat上升得更明显@@，原因可参见以下公式@@，可以看到@@，饱和@@电流@@与@@过驱动电压@@（VGS-VGSth）的@@平方成正比@@@@。
对系统进行短路保护设计必须考虑@@DIBL的@@影响@@。例如@@，我们需要知道直流母线电压下的@@退饱和@@电流@@水平@@。在@@器件@@设计中@@，可以通过@@更有效的@@@@p-屏蔽结构和@@更长的@@沟道来减少@@DIBL效应@@。然而@@@@，这两个参数也可能导致更高@@的@@@@RDS,on。
DIBL的@@第二个效应@@可以通过@@图@@@@3中的@@@@栅@@极电荷曲线@@来观察@@。VDS变化期间的@@@@VGS是@@一个斜坡@@，而@@IGBT的@@典型栅@@极电荷曲线@@@@，这时@@是@@一个恒定的@@@@VGS值@@。
栅@@极电荷曲线@@对比@@@@：IGBT与@@SiC MOSFET
因此@@，在@@计算重要参数@@QGD时@@，使用斜坡时@@间段是@@不正确的@@@@。更合适的@@方法是@@将@@VDS波形与@@@@QG特性叠加在@@同一张图@@上@@，并如图@@@@3所示设置取@@值@@范围@@（取@@10%VDS~97%VDS）。
图@@3：英飞凌@@45mΩ/1200V芯片的@@栅@@极电荷特性@@（蓝色@@），在@@800V、20A、25°C、VGS-5V→15V的@@情况下@@，开通时@@测量@@，利用@@VDS（红色@@）波形提取@@@@QGD
这其实是@@在@@对测得的@@小信号电容@@CGD进行积分@@。
上述方法可得@@45mΩ器件@@QGD为@@13nC。从图@@@@3中还可以提取@@使@@VGS达到阈值@@水平所需的@@电荷@@（QGS,th，约@@18nC），可以发现@@QGD/QGS,th之比@@小于@@1。这有助于抑制寄生导通@@，即在@@@@VDS快速变化的@@情况下@@@@，通过@@CGD给栅@@极充电的@@电荷量@@@@，小于使栅@@极电压@@VGS抬升至阈值@@@@VGSth的@@电荷量@@。
总结一下@@，商业化的@@@@SiC MOSFET普遍采用短沟道设计@@，用来降低导通电阻@@，这使得@@DIBL（漏致势垒降低效应@@@@）比@@较明显@@。SiC MOSFET中的@@@@DIBL效应@@首先表现在@@饱和@@电流@@随@@VDS上升而@@上升@@，其次表现在@@栅@@极电荷曲线@@中的@@@@米勒平台段呈斜线@@。从图@@@@中计算得出@@SiC的@@QGD需要将@@VDS与@@栅@@极电荷曲线@@叠加在@@一起@@，通过@@限定边界条件的@@方式得出@@。