本文的@@关键要点@@
・漏极和@@源极间的@@浪涌@@是由各种电感分量和@@@@MOSFET寄生电容的@@谐振引起的@@@@。
・在@@实际的@@版图@@设计中@@，很多情况下无法设计出可将线路电感降至最低的@@布局@@，此时@@，尽可能在@@开关器件的@@附近配备@@缓冲电路来降低线路电感@@，这是非常重要的@@@@。
首先@@，为@@您介绍@@SiC MOSFET功率转换电路中@@，发生在@@漏极和@@源极之间的@@浪涌@@@@。
· 漏极和@@源极之间产生的@@浪涌@@@@
· 缓冲电路的@@种类和@@选择@@
· C缓冲电路的@@设计@@
· RC缓冲电路的@@设计@@
· 放电型@@RCD缓冲电路的@@设计@@
· 非放电型@@@@RCD缓冲电路的@@设计@@
· 封装引起的@@浪涌@@差异@@
SiC MOSFET的@@漏极和@@源极之间@@产生的@@浪涌@@@@@@
开关导通@@时@@，线路和@@电路板版图@@的@@电感之中会直接积蓄电能@@（电流能量@@）。当该@@能量与开关器件的@@寄生电容@@发生谐振时@@，就会在@@漏极和@@源极之间产生浪涌@@@@。下面将利用@@图@@@@1来说明发生浪涌@@时的@@振铃电流的@@路径@@。这是一个桥式结构@@，在@@High Side（以下简称@@HS）和@@Low Side（以下简称@@LS）之间连接了一个开关器件@@，该@@图@@是@@LS导通@@，电路中存在@@开关电流@@IMAIN的@@情形@@。通常@@，该@@IMAIN从@@VSW流入@@，通过线路电感@@LMAIN流动@@。
图@@1：产生关断浪涌@@时的@@振铃电流路径@@
接下来@@，LS关断时@@，流向@@LMAIN的@@IMAIN一般是通过连在@@输入电源@@HVdc和@@PGND之间的@@大容量电容@@CDCLINK，经由@@HS和@@LS的@@寄生电容@@，按照虚线所示@@路径流动@@@@。此时@@，在@@LS的@@漏极和@@源极之间@@，LMAIN和@@SiC MOSFET的@@寄生电容@@COSS（CDS+CDG）就会产生谐振现象@@，漏极和@@源极之间就会产生浪涌@@@@。如果用@@@@VDS_SURGE表示@@施加@@在@@@@HVdc引脚的@@电压@@，用@@ROFF表示@@MOSFET关断时@@的@@电阻@@，则该@@浪涌@@的@@最大值@@VHVDC可以用@@下述公式表示@@@@（*1）。
图@@2是使用@@@@SiC MOSFET SCT2080KE进行测试时关断时@@的@@浪涌@@波形@@。当给@@HVdc施加@@800V的@@电压时@@，可以算出@@VDS_SURGE为@@961V，振铃频率约@@为@@@@@@33MHz。利用@@公式@@（1），根据该@@波形@@，可以算出@@LMAIN约@@为@@@@110nH。
图@@2：关断浪涌@@波形@@
再接下来@@@@，增加一个图@@@@3所示@@的@@缓冲电路@@CSNB，实质性地去掉@@LMAIN后@@，其关断浪涌@@的@@波形如图@@@@4所示@@。
可以看到@@，增加该@@@@CSNB之后@@@@，浪涌@@电压降低@@50V以上@@（约@@901V），振铃频率也变得更高@@，达到@@44.6MHz，而且包括@@CSNB在@@内@@，整个电路中的@@@@LMAIN变得更小@@。
同样@@，利用@@公式@@（1）计算@@LMAIN，其结果由原来的@@@@110nH左右@@降低至@@71nH左右@@。原本@@，最好是在@@进行版图@@设计时@@，将线路电感控制在@@最低水平@@。但是@@，在@@实际设计过程中@@，往往会优先考虑器件的@@散热设计@@，所以线路并不一定能够按照理想进行设计@@。
在@@这种情况下@@，其对策方案之一就是尽可能在@@开关器件附近配置缓冲电路@@，使之形成旁路电路@@。这样既可以将线路电感这一引发浪涌@@的@@根源降至最低@@，还可以吸收已经降至最低的@@线路电感中积蓄的@@能量@@。然后@@@@，通过对开关器件的@@电压进行钳制@@，就可以降低关断浪涌@@@@。
*1：“开关转换器基础@@”P95-P107，P95～P107 作者@@：原田耕介@@、二宫保@@、顾文建@@，出版社@@：CORONA PUBLISHING CO., LTD. 1992年@@2月@@
文章来源@@：罗姆半导体@@