作者@@：Pete Losee，来源@@：Qorvo半导体@@
SiC FET在@@共源共栅@@结构@@@@中@@结合硅基@@@@MOSFET和@@SiC JFET，带来最新宽带隙@@半导体@@技术@@的@@性能@@优势@@，以及成熟硅基@@功率器件@@的@@易用性@@。SiC FET现可采用@@表面贴装@@TOLL封装@@，由此@@增加了自动装配的@@便利性@@，同时减少了@@188足彩外围@@app 尺寸@@，并达成出色的@@热特性@@，在@@功率转换应用@@中@@实现@@了功率密度最大化和@@系统成本最小@@化@@。
宽带隙@@（WBG）半导体@@开关@@，如@@碳化硅@@共源共栅@@结构@@@@@@FET（以下简称@@“SiC FET”）和@@SiC MOSFET的@@性能@@与@@其@@封装@@密切相关@@。在@@纯技术@@层面@@，纳秒级的@@开关速度和@@较低的@@比导通电阻带来非常低的@@损耗@@；在@@相同的@@芯片尺寸@@下@@，可以处理比硅基@@材料高得多的@@电流水平@@。然而@@，对外界的@@热阻@@@@实际上@@限制了实际功率转换电路中@@的@@结温@@，而且任何引线@@电感都会影响可达到的@@开关速度@@，因此@@器件@@制造商提供了不同的@@封装@@技术@@@@，以根据应用@@要求获得最佳性能@@@@。
图@@1：Qorvo SiC FET——硅基@@MOSFET和@@SiC JFET的@@“共源共栅@@”结构@@。
不同的@@封装@@适合不同的@@应用@@@@
为@@什么@@SiC FET的@@最佳封装@@取方式决于具体应用@@@@？带有大@@tab接点的@@传统通孔引线@@封装@@@@（如@@TO-247样式@@）可能极具吸引力@@；其@@允许在@@使用@@硅基@@@@MOSFET甚至@@IGBT的@@现有设计中@@向后兼容@@。事实上@@@@，SiC共源共栅@@结构@@@@FET的@@一个重要优势是它与@@旧技术@@的@@引脚兼容和@@栅极驱动相似性@@，这使得仅需对电路@@188足彩外围@@app 进行微小@@改动便能轻松升级@@，从而显著提升效率或@@功率等级@@。
TO-247器件@@的@@大焊盘面积也非常适合直接连接至散热器@@@@，以获得数十瓦的@@耗散和@@较低的@@结温上@@升幅度@@。然而@@，这种封装@@的@@@@缺点为@@体积大@@、由机械装配导致的@@较高人工成本@@，以及引线@@电感和@@电阻@@。因此@@，特别在@@高功率密度设计中@@@@，通常倾向于采用@@表面贴装技术@@@@（SMT）封装@@；它可以自动放置元器件@@并采用@@回流焊接@@，与@@PCB连接处的@@电阻及电感也实现@@最小@@化@@，接近于零@@。然而@@，此种方式可能会导致较低的@@排热效率@@；其@@散热路径通常通过@@电气终端进入@@PCB。这可能会限制大功率应用@@的@@运行@@，而这也正是@@WBG器件@@的@@优势所在@@@@。
基于@@封装@@方式的@@局限进行价值评估@@
PCB走线和@@封装@@引线@@的@@电感及杂散电容@@，会由于@@WBG器件@@的@@快速电压和@@电流边缘速率而产生瞬态电压和@@电流@@；例如@@@@，SiC具备@@超过@@100 kV/µs和@@1000 A/µs（图@@2）的@@能力@@，这有助于实现@@低开关损耗@@，特别是在@@@@“硬开关@@”功率转换拓扑结构@@中@@@@。
然而@@，依据我们十分熟悉的@@公式@@：V = -L di/dt，仅仅@@10nH或@@大约@@10mm的@@引线@@长度就会由于@@这个电流边缘速率而产生@@10V的@@尖峰@@。如@@果该引线@@为@@源极连接@@，且与@@栅极驱动回路共用@@，则会向栅极电路导入@@10V的@@电压@@，从而影响栅极去偏和@@抗噪能力@@，造成更高的@@功率损耗@@。同样@@，仅仅@@10pF的@@杂散电容与@@@@100 kV/µs的@@边缘速率@@，会根据@@I = C dV/dt的@@公式产生@@1安培位移电流@@；其@@不确定的@@回流路径还可能包括@@敏感信号连接@@。电容还会与@@杂散电感一并引发@@，可能造成电路不稳定和@@产生不良的@@@@EMI特征@@。
图@@2：采用@@Qorvo SiC FET所产生的@@电路边缘速率示例@@
当@@然@@，这些影响可以得到缓解@@；例如@@@@，通过@@使用@@开尔文连接到栅极驱动回路的@@源头@@、采用@@负关态电压@@，和@@通过@@细致的@@布局实践将电容与@@电感降至最低@@[1]。然而@@，残余的@@杂散值对于@@TO-247等引线@@封装@@来说仍然是个问题@@，因此@@通常会通过@@定制栅极驱动或@@使用@@阻尼器来有意减缓边缘速率@@，但代价是更高的@@开关损耗@@。
无引线@@@@封装@@@@，如@@PDFN型@@（无引线@@@@功率双平面@@），在@@很大程度上@@解决了杂散电感的@@问题@@；一些@@WBG器件@@制造商提供了这种封装@@@@，并强调其@@较小@@的@@尺寸@@和@@较低的@@轮廓@@/厚度@@，以适合高密度设计@@。与@@TO-247引线@@器件@@相比@@@@，由于热扩散不足@@，PDFN封装@@的@@@@结点到外壳的@@热阻@@@@@@（Rθ(J-C)）要差@@10倍@@以上@@@@，由此@@限制了其@@在@@高功率下的@@应用@@@@。此外@@，由于器件@@和@@@@PCB间没有引线@@连接@@，无法吸收热膨胀不匹配产生的@@应力@@，热机械性能@@也会受到影响@@。
作为@@一种替代方案@@，D2PAK封装@@有时可用于@@WBG器件@@，并提供针对高电流的@@@@7引线@@版本@@@@，还可选择用于源的@@开尔文连接@@。然而@@，这种表面贴装封装@@仍存在@@@@“引线@@”；由于电阻和@@电感的@@存在@@@@，其@@Rθ(J-C)与@@最佳@@TO-247值相比@@相差@@3倍@@。当@@然@@，它确实在@@漏极与@@其@@它连接之间带来固有的@@宽物理间距优势@@，使其@@能够满足高电压下所推荐的@@爬电与@@间隙距离@@。
TOLL封装@@是一个很好的@@解决方案@@
如@@图@@@@3所示@@，使用@@TOLL封装@@（无引线@@@@TO，MO-229）可以让@@Rθ(J-C)低至@@0.1℃/W，接近理想状态@@；Qorvo SiC FET系列的@@@@UJ4SC075005L8S器件@@便是一个实例@@。这一低值通过@@先进的@@@@cell功能单元设计@@、银烧结裸片连接和@@晶圆减薄实现@@@@。TOLL封装@@的@@@@尺寸@@为@@@@10mm x 11.7mm，相比@@D2PAK小@@30%。漏极和@@其@@它连接间存在@@一个很大的@@空间@@@@，但由于引线@@比@@D2PAK短得多@@，因此@@寄生电感也低得多@@。此外@@，TOLL的@@高度为@@@@2.3mm，为@@D2PAK的@@一半@@，这为@@热机械设计中@@的@@散热器@@提供了额外的@@鳍片高度@@，同时在@@服务器电源@@装置@@（PSU）等空间@@受限的@@设计中@@保持了相同的@@整体外形尺寸@@@@。与@@相同应用@@中@@的@@@@D2PAK解决方案相比@@@@，这有可能进一步降低器件@@结温@@。因此@@，TOLL封装@@解决方案的@@热阻@@@@可能优于@@D2PAK，特别是在@@@@焊盘提供更大的@@裸片尺寸@@时@@。
图@@3：现可用于@@SiC FET的@@TOLL封装@@
在@@TOLL封装@@中@@@@，所有热传导均通过@@源极引脚和@@漏极焊盘连接实现@@@@；可以将之重新焊接至安装于@@PCB的@@铜焊盘上@@@@，以传导热量@@。当@@然@@，热量仍必须有所去处@@；可以在@@@@PCB的@@背面直接安装一个紧凑的@@可焊接@@SMT散热器@@，通过@@PCB的@@通孔进行热连接@@。由于完全消除了通孔封装@@和@@机械固定散热器@@的@@手动安装工作@@，并且@@FET和@@散热器@@均可以采用@@自动化装配进行安装@@，因此@@这种热机械设计大大节省了装配成本@@。该器件@@还可以被焊接至绝缘金属基板@@（IMS）上@@，以获得最终性能@@@@，并与@@尺寸@@更大的@@机械连接散热器@@集成@@。
参考文献@@1讨论了这类布局@@；文献还指出@@，一个长@@1.6mm、直径@@0.5mm、未填充@@、壁厚@@0.025mm的@@导热孔带来约@@100℃/W的@@热阻@@@@。一个由@@200个此类通孔组成的@@矩阵@@，可以很容易地布置在@@@@TOLL封装@@的@@@@tab接点下@@，并产生一个从漏极焊盘到底面铜地的@@大约@@0.5℃/W热阻@@。在@@许多应用@@中@@@@，这将提供非常有效的@@热耦合和@@最小@@的@@温差@@。
顶面冷却的@@@@SMT封装@@也在@@市场上@@迅速出现@@，并提供了更佳的@@性能@@@@。然而@@，工程师们需要一些@@时间来克服顶面冷却封装@@的@@@@相关挑战@@；其@@中@@包括@@将不同高度的@@多个器件@@装配至同一冷却面@@，同时还要管理整体设计中@@的@@爬电与@@间隙要求@@。
图@@4：在@@同一电压等级下@@，TOLL封装@@的@@@@不同器件@@实现@@的@@导通电阻@@
实现@@10倍@@于硅基@@@@MOSFET的@@额定峰值电流@@
在@@TOLL封装@@的@@@@SiC FET中@@，异常低的@@封装@@热阻@@@@，以及由于超低@@5.4毫欧导通电阻和@@高达@@175℃的@@SiC FET结温而产生的@@低功率损耗@@，都使得其@@与@@其@@它开关相比@@具有较高的@@峰值电流承受能力并能承受更长的@@时间@@——即@@“I2t”性能@@。在@@功率转换电路中@@@@，负载可能会瞬间浪涌或@@短路@@，这就为@@器件@@在@@给定脉宽下所能承受的@@最大峰值电流提供了宝贵的@@额外安全裕度@@。当@@SiC FET用于固态断路器应用@@时@@，预计会出现高瞬态故障电流@@，因而必须在@@没有压力的@@情况下承受@@。图@@5显示了@@TOLL封装@@的@@@@SiC FET在@@达到安全工作极限前@@，承受给定峰值漏极电流的@@时间达到硅基@@@@MOSFET的@@10倍@@以上@@@@，由此@@提高@@了健壮度@@，让故障检测电路获得更长的@@反应时间@@，使其@@对电流尖峰的@@干扰性触发更具免疫力@@。
图@@5：峰值脉冲电流@@（I-t）电流能力比较@@——Qorvo TOLL封装@@的@@@@SiC FET和@@硅基@@@@MOSFET
应用@@
采用@@Qorvo TOLL封装@@的@@@@额定@@750V共源共栅@@结构@@@@SiC FET针对低静态和@@动态损耗进行了优化@@，展示了紧凑表面贴装开关的@@可行性@@。由此@@，这些系列器件@@的@@各种额定导通电阻在@@@@5-60毫欧之间@@，适合从几百瓦到数千瓦的@@相对高功率水平应用@@@@；包括@@AC/DC电源@@、电池充电器@@、电视和@@便携式充电站@@，以及替代能源@@、数据通信和@@一般工业应用@@中@@的@@功率转换@@。
在@@电路保护应用@@中@@@@，TOLL封装@@的@@@@SiC FET将在@@电动车充电器@@、电池关断电路@@，和@@建筑电气智能面板中@@找到用武之地@@——这些电气智能面板正变得更加智能@@，以提供动态负载管理@@。得益于@@Qorvo SiC FET的@@小@@尺寸@@@@/高性能@@指标@@，它们可以被考虑用于空间@@有限的@@终端应用@@@@。在@@此种情况下@@，与@@使用@@其@@它技术@@的@@高导通电阻器件@@相比@@@@，其@@需要更少的@@散热装置@@，并产生一个整体系统成本更低且功率密度更高的@@解决方案@@。当@@需要并联多个替代器件@@以实现@@与@@@@SiC FET相同的@@电气和@@热性能@@时@@，情况更是如@@此@@——后者将产生额外的@@器件@@成本@@，以及处理和@@安置的@@费用@@。
结论@@
一个宽带隙@@半导体@@功率开关的@@优劣取决于其@@封装@@@@。现在@@@@，共源共栅@@结构@@@@SiC FET有了@@TOLL版本@@，可以利用@@其@@低损耗来进一步提升系统功率密度@@。
利用@@Qorvo基于@@网@@络的@@@@FET-Jet计算器探索其@@技术@@优势@@，请访问@@：https://info.unitedsic.com/fet-jet
参考资料@@
[1]《基于@@SiC FET应用@@的@@实用@@PCB布局考虑@@》，Qorvo