作者@@：Qorvo功率器件@@高@@级工程经理@@Pete Losee
宽带隙@@（WBG）器件@@，尤其@@是@@@@SiC FET、碳化硅@@JFET的@@级联和@@共封装@@硅@@MOSFET，正在@@引领降低半导体开关功率损耗的@@竞赛@@。这种安排产生了一个常关器件@@@@，带有一个简单的@@栅极驱动器和@@一个由@@“品质因数@@”组成的@@奖杯柜@@，击败了所有竞争技术@@@@。
对于给定电压等级的@@器件@@@@RDS(A)，特定的@@@@FoM是@@每单位管芯面积的@@导通电阻@@，它捕获了低静态和@@动态功率损耗以及经济性的@@组合@@。更小的@@管芯意味着每片晶圆更多器件@@@@，器件@@电容更低@@，从而@@降低开关损耗@@。到@@目前为止一切都很好@@@@，但较小的@@管芯是@@否有过度温升和@@峰值电流能力降低的@@风险@@？正如我们所看到@@的@@@@，恰恰相反@@。
SiC FET导通电阻比@@竞争器件@@高@@@@4-10倍@@
SiC FET是@@Qorvo[1] UJ4SC075005L8S的@@一种@@750V额定器件@@@@，采用@@TOLL封装@@，其@@RDS(A) FoM比@@Gen 4 SiC-MOSFET高@@2.2倍@@，在@@整个温度范围内保持不变@@。实际上@@，该器件@@在@@@@25°C和@@9°C时的@@导通电阻为@@5.4 mΩ。125°C时为@@2mΩ，比@@仅额定电压为@@600/650V的@@硅或@@@@SiC MOSFET和@@GaN HEMT电池低@@4到@@10倍@@。
为了利用这种超低电阻@@，使其@@转化为高@@电流额定值@@@@，TOLL封装@@中@@Qorvo的@@SiC FET使用银烧结管芯连接和@@先进的@@晶圆减薄技术@@@@，从结到@@外壳的@@热阻仅为@@0.1°C/W。此外@@，SiC器件@@的@@最高@@结温为@@175°C，而@@硅通常为@@150°C。因此@@，单个@@器件@@可以连续通过@@80A，固定在@@适度的@@@@0.58°C/W散热器上@@，结温度为@@175°C，环境温度为@@85°C。这是@@一个@@TOLL封装@@，占位面积只有@@9.8mm x 11.65mm，高@@2.3 mm。
SiC FET峰值电流额定值@@远高@@于连续额定值@@@@
SiC器件@@及其@@额定电流的@@@@TJ(Max)值是@@由所使用的@@封装@@有效设置的@@@@——碳化硅@@作为一种材料实际上@@能够安全工作到@@超过@@500°C。即使我们将级联@@SiC FET的@@JFET中的@@瞬态最大值限制在@@@@175°C，当从较低的@@温度开始时@@，显然@@有可能处理连续额定值@@许多倍@@的@@峰值电流@@@@。给定峰值电流的@@时间限制由管芯的@@热容量及其@@与@@内部铜引线框的@@直接连接来设置@@，并且可以通过特定管芯和@@封装@@的@@瞬态热阻抗图@@来表征@@。图@@1给出了@@Qorvo UJ4SC075005L8S器件@@的@@值@@。
图@@1：Qorvo器件@@UJ4SC07500L8S的@@瞬态热阻抗与@@脉冲宽度和@@占空比@@@@
例如@@，从图@@中可以看出@@，单个@@100µs脉冲将导致结温的@@瞬时升高@@@@，每瓦功率耗散约@@0.015°C，而@@如果相同脉冲以@@50%的@@占空比@@重复@@，则会持续升高@@至约@@0.07°C/W。在@@大约@@10ms的@@脉冲持续时间下@@，热阻抗趋向于稳态值@@，且在@@超过@@1秒的@@持续时间内@@，占空比@@小于@@50%的@@脉冲可以被视为单独的@@事件@@，因为结在@@脉冲之间完全冷却了@@。
对示例器件@@@@UJ4SC075005L8S的@@实际意义如图@@@@2所示@@。在@@这种情况下@@，器件@@外壳被焊接到@@@@PCB上的@@铜平面上@@，铜热过孔穿过保持在@@@@50°C的@@背面铝散热器@@，由绝缘热界面材料@@（TIM）隔开@@，增加了一些热阻@@。在@@这种安排中@@，连续额定电流为@@89A，但在@@结达到@@@@175°C之前@@，500µs的@@单脉冲@@可以处理高@@达@@588A的@@峰值电流@@。该图@@显示了脉冲电流的@@中间值和@@允许的@@持续时间@@。可以看到@@@@，电流脉冲后具有多个热时间常数的@@结冷却@@，以及大约@@1秒的@@总体最坏情况下的@@加热和@@冷却时间@@，之后的@@脉冲可以被视为单个@@事件@@。
图@@2：UJ4SC075005L8S在@@175°C的@@最大结温下的@@实际峰值电流能力与@@时间和@@脉冲宽度@@
在@@对大型散热器具有较小界面热阻的@@其@@他条件下@@，受内部接合线的@@限制@@，器件@@的@@最大连续电流可高@@达@@120A。
SiC FET与@@Si-MOSFET的@@比@@较@@
结果看起来不错@@，但与@@目前用于低功率固态断路器的@@硅@@MOSFET相比@@如何@@？保险丝和@@其@@他处理浪涌电流的@@器件@@通常采用@@@@“I2t”额定值@@，在@@TOLL封装@@中@@，SiC FET比@@Si MOSFET好@@8倍@@左右@@。图@@3显示了在@@与@@图@@@@2相同的@@物理布置中的@@比@@较@@@@，我们的@@示例@@SiC FET在@@500µs内承受@@588A，而@@Si MOSFET额定值@@仅为约@@200A，“I2t”差为@@8.6倍@@。
图@@3：SiC FET和@@Si MOSFET之间的@@@@“I2t”额定值@@比@@较@@
高@@峰值额定电流的@@进一步优势@@
显然@@，在@@任何应用中@@，SiC FET优越的@@脉冲电流额定值@@都能在@@过载条件下提供更好@@的@@安全裕度@@，但还有其@@他优点@@：SiC FET特别适用于具有电感负载的@@功率转换电路@@，其@@中电压过冲是@@不可避免的@@@@。该器件@@具有强大的@@雪崩能力@@，在@@UJ4SC075005L8S的@@情况下为@@316 mJ/单脉冲@@。此外@@，在@@人工智能@@、机器学习和@@流媒体等数据密集型应用的@@驱动下@@，服务器和@@类似应用中的@@板载@@DC/DC转换器越来越需要以较小的@@尺寸提供高@@峰值额定功率@@。
现在@@@@，转换器的@@设计通常假设结温将被驱动到@@其@@最大值@@，并且在@@某些占空比@@下@@，所经历的@@峰值电流@@可能更高@@@@。结温信息由传感器和@@预测算法使用数字控制@@（通常通过@@PMBus）反馈@@，以向负载提供必要的@@@@“节流@@”指令@@，以避免开关接点超过其@@绝对最大值@@。同样@@，SiC FET提供的@@高@@裕度提供了对电源系统的@@可靠性和@@寿命的@@信心@@。
在@@这些和@@类似的@@应用中@@，SiC FET的@@高@@峰值电流额定值@@可以潜在@@地减少对多个并联器件@@的@@需求@@，从而@@相应地节省器件@@成本和@@板面积@@。
固态断路器受益于高@@峰值电流耐受@@
固态断路器专门用于对高@@故障电流作出反应@@，SiC FET和@@JFET因其@@低电压降而@@越来越多地被使用@@，以取代@@IGBT，尤其@@是@@@@在@@较低电流水平下@@。然而@@@@，故障电流仍然可能非常高@@@@，SiC FET的@@峰值电流@@额定值@@是@@一个好@@处@@，它增加了鲁棒性@@，并允许过电流检测电路在@@反应前加入更长的@@延迟@@，使其@@更不受@@“干扰@@”触发的@@影响@@。
结论@@
在@@需要高@@功率密度和@@峰值负载处理的@@现代功率转换应用中@@，峰值电流额定值@@为数百安培的@@小型@@SiC FET是@@理想的@@组件@@。指标显示@@，这些器件@@明显优于同一电压等级中的@@@@GaN和@@Si或@@SiC MOSFET器件@@。在@@Qorvo网@@站上可以看到@@@@所描述的@@器件@@@@，以及适用于各种应用的@@各种替代器件@@@@。
本文转载自@@：PSD功率系统设计微信公众号@@@@