PDN 环路电感对纹波和@@总阻抗有何影响@@？
judy -- 周三@@, 12/20/2023 - 17:24
作为电源完整性设计的一部分@@，电感对于总阻抗的影响十分重要@@，值得关注@@。
Cadence
电路仿真中不可不知的@@3大交流电容知识@@
judy -- 周一@@, 11/20/2023 - 14:54
每个电子@@设计人员对电容器都不陌生@@。电容器由两块导电板组成@@，中间隔着一层电介质@@
谐波失真的五大类型@@
judy -- 周五@@, 10/27/2023 - 10:37
本文将举例介绍不同类型的谐波失真@@，以及产生的原因@@。
Cadence 发布面向@@ TSMC 3nm 工艺的@@ 112G-ELR SerDes IP 展示@@
judy -- 周五@@, 05/19/2023 - 14:57
全新的@@ 112G-ELR SerDes IP 可以支持@@ 45dB 插入损耗@@，拥有卓越的功耗@@、性能@@、面积@@（PPA）指标@@，是超大规模@@ ASICs，人工智能@@/机器学习@@（AI/ML）加速器@@
哪些原因会导致@@ BGA 串扰@@？
judy -- 周一@@, 03/27/2023 - 15:32
本文探讨一下@@ BGA 封装和@@@@ BGA 串扰@@的问题@@。
3D 异构集成与@@ COTS （商用现成品@@）小芯片的发展问题@@
judy -- 周五@@, 03/10/2023 - 10:31
Cadence 与联电共同开发认证的毫米波参考流程达成一次流片成功@@
judy -- 周三@@, 11/30/2022 - 15:37
联电射频芯片设计工具包@@（RF FDK）和@@ Cadence RF 方案帮助其共同客户@@ - 聚睿电子@@取得卓越@@ 5G 射频设计成果@@
Cadence Certus 新品亮相@@！助力全芯片并行优化和@@签核速度提高@@@@ 10 倍@@
judy -- 周三@@, 10/12/2022 - 10:51
该解决方案支持无限容量@@，胜任大型芯片设计项目@@，与目前其他的方法和@@流程相比@@，最多可将生产力提高@@@@ 10 倍@@。